JESD204 インターフェース・フレームワーク

The AD-FMCDAQ3-EBZ module is comprised of the AD9680 dual, 14-bit, 1.25 GSPS, JESD204B ADC, the AD9152 dual, 16-bit, 2.5 GSPS, JESD204B DAC, the AD9528 clock, and power management components. It is clocked by an internally generated carrier platform via the FMC connector, comprising a completely self-contained data acquisition and signal synthesis prototyping platform. In an FMC footprint (84 mm × 69 mm), the module’s combination of wideband data conversion, clocking, and power closely approximates real-world hardware and software for system prototyping and design, with no compromise in signal chain performance.

Applications

• Electronic test and measurement equipment
• General-purpose software radios
• Radar systems
• Ultra-wideband satellite receivers
• Signals intelligence (SIGINT)
• Point to point communication systems
• DOCSIS 3.0 CMTS and HFC networks
• Multiple input/multiple output (MIMO) radios
• Automated test equipment

ADRV9009-W/PCBZ は、最も広い帯域幅で最高性能の統合型 RF トランシーバー ADRV9009 をご紹介するために設計された無線カードです。この無線カードは、無線ソリューションのデバイス評価とラピッド・プロトタイピング用のシングル 2 × 2 トランシーバー・プラットフォームを提供します。高効率スイッチャのみの電源ソリューションや高性能クロッキング・ソリューションなど、この無線カードの動作に必要なペリフェラルはすべてボードに搭載されています。ADRV9009-W/PCBZ は、デュアル・レシーバー、オブザベーション・レシーバー付きデュアル・トランスミッタのシングルチップ TDD ソリューションです。

ADRV9009-W/PCBZ は、75 MHz ～ 6 GHz という広いチューニング範囲で動作しますが、RF 性能は非常に広帯域のフロント・エンド・マッチングによって調整されます。このボードは主に、カスタム・ハードウェア完成前にシステム・チェックを行い、ソフトウェア・チームが各種波形の生成を行うことを目的としています。目的はあくまで設計者が波形を確認することであり、性能面で 1 dB や 1% の EVM の違いを最終調整することではありません。

ADRV9008-1W/PCBZ は、ADRV9008-1 をご紹介するための評価用キットで、75 MHz ～ 6 GHz のチューニング範囲で動作するデュアル・レシーバーを搭載しています。ADRV9008-2W/PCBZ は、ADRV9008-2 をご紹介するための評価用キットで、75 MHz ～ 6 GHz のチューニング範囲で動作するオブザベーション・レシーバー付きデュアル・トランスミッタを搭載しています。

ADRV9008/ADRV9009の評価およびプロトタイピング用のプラットフォーム

アナログ・デバイセズは、評価、プロトタイピング、およびリファレンス設計用にフル・セットのソフトウェアとハードウェアのツールを提供しています。利用可能なハードウェアとソフトウェアのツールの概略を以下の表に示します。

AD9171、AD9172、AD9173の評価用ボードは、FMC コネクタを備えた FMC フォーム・ファクタのボードで、Vita 57.1 規格に準拠しています。FMCボードはDAC出力にMini-Circuits社のバランを使用します。

評価用ボードを動作させるには、ボードを互換性のある FMC キャリア・ボード（FPGA ベンダーによって提供されたボードなど）に取り付ける必要があります。アナログ・デバイセズでは、ADS7-V2 と呼ばれる FPGA キャリアを製造しています。これは、デジタル・パターン・ジェネレータやデータ・ソースとして、さらにボードの電源としても機能します。AD917x 用ボードは、特別な NCO 専用モードで使用するとラボの電源で駆動できるオプションを備えています。DAC の出力は、スペクトラム・アナライザで監視する必要があります。評価用ボードでは、低ノイズのクロック源である HMC7044 クロック・シンセサイザが提供されるほか、それに代わってユーザがクロック源として低ジッタの外部正弦波クロックまたは矩形波クロックを供給できるオプションもあります。評価用ボードには ACE と呼ばれるソフトウェアが付属しており、これを使って SPI ポートをプログラミングすることができます。SPI ポートを介して、DUT（およびクロック回路）を各動作モードのいずれにもプログラミングできます。この評価ボードにはベクタ生成、ダウンローダ、ADS7-V2を使う時に評価ボードへ転送するためのDPGダウンローダを含むDAC 統合ソフトウエアが付いてます。

The AD-FMCADC2-EBZ is a high-speed data acquisition board featuring the AD9625 single channel ADC at 2500 MSPS, in a FMC form factor which supports the JESD204B high speed serial interface. The AD9625 is a 12-bit monolithic sampling analog-to-digital converter (ADC) that operates at conversion rates of up to 2.5 GSPS. This product is designed for sampling wide bandwidth analog signals up to the second Nyquist zone. The combination of wide input bandwidth, high sampling rate, and excellent linearity of the AD9625 is ideally suited for spectrum analyzers, data acquisition systems, and a wide assortment of military electronics applications, such as radar and jamming/anti-jamming measures.

The board meets most of the FMC specifications in terms of mechanical size, mounting hole locations, and more. Although this board does meet most of the FMC specifications, it’s not meant as a commercial off-the-shelf (COTS) board. If you want a commercial, ready to integrate product, please refer to one of the many FMC manufacturers and the FMC specification (ANSI/VITA 57.1).

This board is targeted to use the ADI reference designs that work with Xilinx development systems. ADI provides complete source (HDL and software) to re-create those projects (minus the IP provided by the FPGA vendors, which we use), but may not provide enough info to port this to your custom platform

The design of the board is specifically tailored to synchronizing multiple AD-FMCADC2-EBZ boards together.  For more information on synchronization please refer to A Test Method for Synchronizing Multiple GSPS Converters.

The reference design includes the device data capture via the JESD204B serial interface and the SPI interface. The samples are written to the external DDR-DRAM. It allows programming the device and monitoring its internal registers via SPI.

The AD-FMCADC3-EBZ is a high speed data acquisition board featuring AD9625 single channel ADC at 2500 MSPS and the ADA4961 Low Distortion, 3.2 GHz, RF DGA driving the converter. The FMC form factor supports the JESD204B high speed serial interface. This product is designed for sampling wide bandwidth analog signals up to the second Nyquist zone. The combination of wide input bandwidth, high sampling rate, and excellent linearity of the AD9625 is ideally suited for spectrum analyzers, data acquisition systems, and a wide assortment of military electronics applications, such as radar and jamming/anti-jamming measures.

The board meets most of the FMC specifications in terms of mechanical size, mounting hole locations, and more. Although this board does meet most of the FMC specifications, it’s not meant as a commercial off the shelf (COTS) board. If you want a commercial, ready to integrate product, please refer to one of the many FMC manufacturers and the FMC specification (ANSI/VITA 57.1). This board is targeted to use the ADI reference designs that work with Xilinx development systems. ADI provides complete source (HDL and software) to re-create those projects (minus the IP provided by the FPGA vendors, which we use), but may not provide enough info to port this to your custom platform.

The design of the board is specifically tailored to synchronizing multiple AD-FMCADC3-EBZ boards together. For more information on synchronization please refer to A Test Method for Synchronizing Multiple GSPS Converters.

The reference design includes the device data capture via the JESD204B serial interface and the SPI interface. The samples are written to the external DDR-DRAM. It allows programming the device and monitoring it’s internal registers via SPI.

The AD-FMCADC4-EBZ is a high speed 4-channel data acquisition board featuring two AD9680 dual channel ADC at 1000 MSPS and four ADA4961 low distortion, 3.2 GHz, RF DGA driving each converter. The FMC form factor supports the JESD204B high speed serial interface. All clocking and channel synchronization is support on-board using the AD9528 clock generator. This product is designed for sampling wide bandwidth analog signals up to the second Nyquist zone. The combination of wide input bandwidth, high sampling rate, and excellent linearity of the AD9680 is ideally suited for spectrum analyzers, data acquisition systems, and a wide assortment of military electronics applications, such as radar and jamming/anti-jamming measures.

• 電子試験装置および計測装置
• 汎用ソフトウェア無線
• レーダー・システム
• 超広帯域衛星受信機
• ポイントtoポイント通信システム

Note

The AD-FMCJESDADC1-EBZ Rapid Prototyping module’s primary purpose is to facilitate understanding/validating/verifying the JESD204B interface within the FPGA development platform ecosystem. This module was designed to comply with all of the FMC physical specifications in terms of mechanical size and mounting hole locations, and as such, PCB layout tradeoffs were made which impact wideband ac performance in the first Nyquist zone. If your objective is AD9250 performance evaluation, please refer to the performance-optimized evaluation boards; their information can be found here.

The AD-FMComms11-EBZ board is a system platform board for communication infrastructure applications that demonstrates the Direct to RF (DRF) transmitter and observation receiver architecture. Using high sample rate RFDAC(s) and RFADC(s), a number of components in previous generation transmitters can be eliminated, such as mixers, modulators, IF amplifiers and filters. The objective being to bring the ADC or DAC as close to the antenna as possible, leading to possibly more cost effective and efficient communications solution.

It is composed of multi-GSPS RF ADC and DAC, AD9625 and AD9162 respectively. The transmit path contains a balun, low pass filter, gain block and variable attenuation to produce an output appropriate for a power amplifier module. Along the observation path, the PA output is coupled back into the board through a variable attenuator, a balun and finally the ADC. Clock management is taken care of on board; all the necessary clocks are generated from a reference. Power management is present as well.

The ADRV9371-N/PCBZ and ADRV9371-WPCBZ are radio cards designed to showcase the AD9371, a high performance wideband integrated RF transceiver intended for use in RF applications such as 4G base station, test and measurement applications and software defined radios. The radio cards provide hardware engineers, software engineers and system architects with a single 2x2 transceiver platform for device evaluation and rapid prototyping of radio solutions. All peripherals necessary for the radio card to operate including a high efficiency switcher only power supply solution, and a high performance clocking solution are populated on the board.

Both narrow tuning range and wide tuning range options exist.

The ADRV9371-N/PCBZ is optimized for performance over a narrow tuning range1.8GHz – 2.6GHz. It will exhibit diminished RF performance on tuned RF frequencies outside of this band. This board is primarily intended to provide RF engineers with the ability to connect the AD9371 to an RF test bench (Vector Signal Analyzer, Signal Generator, etc.) and achieve its optimum performance.

The ADRV9371-W/PCBZ operates over a wide tuning range 300MHz – 6GHz, however the RF performance is tempered by the very wide band front end match. This board is primarily intended for system investigation and bringing up various waveforms from a software team before custom hardware is complete. The objective being for designers to see waveforms, but not being concerned about the last 1dB or 1% EVM of performance.

The board interfaces to the Xilinx ZC706 motherboard (EK-Z7-ZC706-G) (ordered separately).

AD6673は11ビット、250MSPS、デュアル・チャンネルの中間周波数（IF）レシーバで、特に、高ダイナミックレンジ性能、低パワー、小型サイズを必要とする通信アプリケーションでの、マルチ・アンテナ・システムをサポートするように設計されています。

この製品は、2つの高性能A/Dコンバータ（ADC）とノイズ・シェーピング・リクオンタイザ（NSR）のデジタル・ブロックから構成されています。各ACは、マルチステージ、出力誤差修正ロジックを集積した差動パイプライン・アーキテクチャで構成されており、それぞれのADCは、差動パイプラインの初段内に広帯域のスイッチド・サンプリングコンデンサによるサンプリング・ネットワークを特長としています。リファレンス電圧を内蔵しているためデザインが容易です。デューティ・サイクル・スタビライザ（DCS）は、ADCへのクロック・デューティ・サイクルの変動を補償しますので、コンバータは優れた性能を維持することができます。

各ADC出力はNSRブロックに、内部で、接続されています。内蔵のNSR回路は、ナイキスト帯域内のより小さな周波数バンドでのSNR性能を向上させます。このデバイスは、シリアル・ポート・インターフェース（SPI）を介して、選択可能な2つの異なる出力モードをサポートします。NSR機能がイネーブル状態では、ADCの出力は、AD6673が、ナイキスト帯域内の制限された部位で、11ビット出力分解能を維持しながら、改良されたSNR性能をサポートするような処理がされます。

NSRブロックは、サンプルクロックの22％または33％のどちらかの帯域幅を提供するように、プログラムすることができます。例えば、250MSPSのサンプルクロック・レートでは、AD6673は、22％モードで55MHz帯域幅では最大76.3dBFSまでのSNR、33％モードで82MHz帯域に関するSNRは最大73.5dBFSまで達成することができます。

NSRブロックがディスエーブル時は、ADCデータは、11ビットの分解能で、出力に直接提供されます。AD6673は、このモードで動作する場合、全ナイキスト帯域で最大65.9dBFSまでのSNRを達成することができます。これによって、AD6673は、広い帯域幅が望まれるデジタル・プリディストーション・オブザベーション・パスのような通信アプリケーションで、使うことができます。

デフォルトでのADC出力データは、2つの外部JESD204Bシリアル出力レーンへ直接出力することができます。これらの出力は電流モード・ロジック（CML）電圧レベルとなっています。2つのモードがサポートされており、出力のコード・データは、1つのレーンもしくは2つのレーン（L＝1；F＝4またはL＝2；F＝2）のどちらかで送られます。シングル・レーン動作は、最大125MSPSまでの変換レートをサポートします。同期入力制御（SYNCINB±とSYSREF±）が提供されています。

製品のハイライト

1. 最大5Gbpsレーン・レートをサポートする位相ロック・ループ（PLL）を内蔵した構成可能なJESD204B出力ブロック
2. IFレシーバは、2つの、11ビット、250MSPS、ADCを内蔵、ADCはプログラマブル・ノイズ・シェーピング・リクオンタライザ（NSR）機能が備わっているため、サンプル・レートの22％または33％内の帯域幅に減衰させることによってSNRを改善することが可能となります。
3. システムの幅広い設計を簡素化するためのオプショナルRFクロック入力をサポート
4. 独自の差動入力により、最大400MHzまでの入力周波数で優れたSNR性能を維持
5. オンチップの整数1～8の入力クロック・デバイダとSYNC入力によって、複数個デバイスの同期化が可能
6. 1.8V単電源で動作
7. 標準シリアル・ポート・インターフェース（SPI）は、製品の数々の機能、クロック・デューティ・サイクル・スタビライザ（DCS）の制御、パワーダウン、テスト・モード、電圧リファレンス・モード、範囲内のファスト・ディテクションおよびシリアル出力構成など、をサポートします。

アプリケーション

• 通信関連
• ダイバーシティー無線システムとスマート・アンテナ（MIMO）システム
• マルチモード・デジタル・レシーバ（3G）：
  TD-SCDMA、WiMAX、WCDMA、CDMA2000、GSM、EDGE、LTE
• I/Q復調システム
• 汎用ソフトウェア無線

AD6674は385MHz帯域幅のミックスド・シグナル中間周波数（IF）レシーバです。このデバイスは2個の14ビット1.0GSPS / 750MSPS / 500MSPSのA/Dコンバータ（ADC）と4個の広帯域DDC、NSR、VDRモニタからなる各種デジタル・シグナル・プロセッサ・ブロックで構成されています。このデバイスはバッファとサンプル＆ホールド回路を内蔵しており、低消費電力、小型、使い易さを考慮して設計されています。この製品は通信アプリケーションに対応するように設計されており、最大2GHzの広帯域アナログ信号をサンプリングできます。AD6674は小型パッケージに収納され広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を目標に最適化されています。 

デュアルのADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザー選択可能な、多様な 入力範囲に対応します。リファレンス電圧を内蔵しているので回路設計が容易です。 

• ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ
  3G/4G、TD-SCDMA、W-CDMA、GSM、LTE、LTE-A
• DOCSIS 3.0 CMTSアップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ

AD6676は70MHz～450MHzの中間周波数（IF）を中心とする最大160MHz幅の無線周波数（RF）帯域をデジタル化できる高集積度IFサブシステムです。従来のナイキストIFサンプリングADCとは違い、AD6676は帯域に特定したIF SAWフィルタとゲイン段の要求を軽減するために高いオーバーサンプリング比をもった調整可能なバンドパスΣ-Δ ADCを採用しているので、広帯域無線レシーバの回路構成を大幅に簡略化できます。オンチップ直交デジタル・ダウン・コンバータの後段の選択可能なデシメーション・フィルタは複雑なデータレートを62.5MSPS～266.7MSPSの間の扱い易いレートに低減します。16ビット複素出力データは最大5.333Gbpsのラインレートに対応するシングル・レーン又はデュアル・レーンのJESD204Bインターフェースを介してホストに転送されます。 

アプリケーション

• 広帯域携帯電話インフラ機器
• ポイントtoポイント・マイクロウェーブ装置
• 工業用
  
  • スペクトラム・アナライザと通信解析装置
• ソフトウェア定義による無線

AD6677は、11ビット、250MSPSの中間周波数（IF）レシーバで、特に、高ダイナミックレンジ性能、低パワーおよび小型サイズを必要とする通信アプリケーションでの、マルチ・アンテナ・システムをサポートするように設計されています。

この製品は、高性能A/Dコンバータ（ADC）とノイズ・シェーピング・リクオンタイザ（NSR）のデジタル・ブロックから構成されています。ADCは、マルチ・ステージ、出力誤差修正ロジックを集積した差動パイプライン・アーキテクチャで構成されており、それぞれのADCは、差動パイプラインの初段内に広帯域のスイッチド・キャパシタ･サンプリング・ネットワークを特長としています。リファレンス電圧を内蔵しているためデザインが容易です。デューティ・サイクル・スタビライザ（DCS）は、ADCへのクロック・デューティ・サイクルの変動を補償しますので、コンバータは優れた性能を維持することができます。

ADC出力はNSRブロックに、内部で、接続されています。内蔵のNSR回路は、ナイキスト帯域内のより小さな周波数バンドでのSNR性能を向上させます。このデバイスは、SPIを介して、選択可能な2つの異なる出力モードをサポートします。NSR機能がイネーブル状態では、ADCの出力は、AD6677が、ナイキスト帯域内の制限された部位で、11ビット出力分解能を維持しながら、改良されたSNR性能をサポートするような処理がされます。

NSRブロックは、サンプルクロックの22％または33％のどちらかの帯域幅を提供するように、プログラムすることができます。例えば、250MSPSのサンプルクロック・レートでは、AD6677は、22％モードで55MHz帯域幅では最大76.3dBFSまでのSNR、33％モードで82MHz帯域に関するSNRは最大73.5dBFSまでを達成することができます。

NSRブロックがディスエーブル時は、ADCデータは、11ビットの分解能で、出力に直接提供されます。AD6677は、このモードで動作する場合、ナイキスト帯域全体で最大65.9dBFSまでのSNRを達成することができます。これによって、AD6677は、広い帯域幅を必要とするデジタル・プリディストーション・オブザベーション・パスのような通信アプリケーションで、使うことができます。

出力データは、外部のJESD204Bシリアル出力レーンへ直接出力することができます。この出力は電流モード・ロジック（CML）電圧レベルとなっています。1つのモードがサポートされており、出力のコード・データは、1つのレーン（L＝1；F＝4）を通して送られます。同期入力制御（SYNCINB±とSYSREF±）が提供されています。

AD6677レシーバは、IF周波数の広いスペクトルをデジタル化します。このIFサンプリング・アーキテクチャは、従来型アナログ技術または集積度の低いデジタル方式と比べると部品コストと複雑さを大幅に削減します。

柔軟なパワーダウン・オプションは、必要に応じて大幅な省電力を可能にします。プログラマブルのオーバ・レンジ・レベル検出は、専用のファスト検出ピンを介してサポートされています。

製品のハイライト

1. 最大5Gbpsレーン・レートをサポートする位相ロック・ループ（PLL）を内蔵した構成可能なJESD204B出力ブロック
2. IFレシーバは、11ビット、250MSPS、ADCを内蔵、ADCはプログラマブル・ノイズ・シェーピング・リクオンタライザ（NSR）機能が備わっているため、サンプル・レートの22％または33％内の帯域幅に減衰させることによってSNRを改善することが可能
3. システムの幅広い設計を簡素化するためのオプショナルRFクロック入力をサポート
4. 独自の差動入力により、最大400MHzまでの入力周波数で優れたSNR性能を維持
5. オンチップの整数1～8の入力クロック・デバイダとSYNC入力によって、複数個デバイスの同期化が可能
6. 1.8V単電源で動作
7. 標準シリアル・ポート・インターフェース（SPI）は、製品の数々の機能、クロック・デューティ・サイクル・スタビライザ（DCS）の制御、パワーダウン、テスト・モード、電圧リファレンス・モード、範囲内のファスト・ディテクションおよびシリアル出力構成などをサポート

アプリケーション

• 通信関連
• ダイバーシティ無線、スマート・アンテナ（MIMO）システム
• マルチモード・デジタル・レシーバ（3G）：
  TD-SCDMA、WiMAX、WCDMA、CDMA2000、GSM、EDGE、LTE
• I/Q復調システム
• 汎用ソフトウェア無線

AD6684 は、帯域幅 135 MHz のクワッド中間周波数（IF）レシーバで、4 個の 14 ビット 500 MSPS ADC と、4 個の広帯域 DDC、NSR、VDR モニタ回路からなる各種デジタル処理ブロックで構成されています。このデバイスはバッファとサンプル&ホールド回路を内蔵し、低消費電力、小型化、使いやすさを実現しています。また、通信アプリケーションをサポートするように設計されています。このデバイスのアナログ・フルパワー帯域幅は 1.4 GHz です。 

4 個の ADC コアは、出力誤差補正ロジックを内蔵する多段の差動パイプライン・アーキテクチャを採用しています。各 ADC は、選択可能な様々な入力範囲をサポートする広帯域入力を備えています。電圧リファレンスを内蔵しているので設計が容易です。AD6684 は、広い入力帯域幅、優れた直線性、小型パッケージで低消費電力になるように最適化されています。 

アナログ入力とクロック信号入力は差動です。ADC の各データ出力ペアは、クロスバー・マルチプレクサを介して 2 個の DDC に内部で接続されています。各 DDC は、最大 5 つのカスケード接続された信号処理段（48 ビット周波数変換器、NCO、最大 4 個のハーフバンド・デシメーション・フィルタ）で構成されています。 

各 ADC 出力は NSR ブロックに内部で接続されています。内蔵の NSR 回路は、ナイキスト帯域内のより小さな周波数バンドでの SNR 性能を向上させることができます。このデバイスは、シリアル・ポート・インターフェース（SPI）を介して選択可能な 2 つの異なる出力モードをサポートします。NSR 機能をイネーブルすると、ADC の出力は、AD6684 が、ナイキスト帯域内の制限された部分で 9 ビット出力分解能を維持しながら改善された SNR 性能をサポートするように処理されます。 

各 ADC 出力も VDR ブロックに内部で接続されています。オプションとしてのこのモードにより、規定された入力信号のフル・ダイナミック・レンジが可能になります。規定されたマスク（DPD アプリケーションに基づく）範囲内の入力は変化せずに通過します。入力がこの規定されたマスク範囲を外れると、出力の分解能が低下します。 

VDR では、監視レシーバのダイナミック・レンジは規定された入力周波数マスクによって決まります。信号がマスク範囲内の場合、最大許容分解能で出力されます。信号がこの周波数マスク範囲内で規定された電力レベルを超える場合、出力分解能は切り詰められます。このマスク機能は DPD アプリケーションに基づいており、調整可能な実 IF サンプリング、ゼロ IF または複素 IF 受信のアーキテクチャをサポートします。  

AD6684 の DDC、NSR、VDR の動作モードは、SPI で設定可能なプロファイルにより選択することができます（起動時のデフォルト・モードは NSR）。 

DDC ブロックに加えて、AD6684 は通信レシーバの AGC 機能を簡素化するいくつかの機能を備えています。プログラマブル閾値検出器により、ADC の高速検出出力ビットを使って入力信号電力をモニタリングすることができます。入力信号レベルがプログラマブルな閾値を超えると、高速検出インジケータがハイ・レベルになります。この閾値インジケータは遅延が小さいため、短時間でシステム・ゲインを下げて ADC 入力のオーバーレンジ状態を回避することができます。 

IF レシーバの各出力ペアは、デシメーション・レシオと受信ロジック・デバイスの許容レーン・レートに基づいて、JESD204B（サブクラス 1）ベースの高速シリアル出力の 1 本または 2 本のレーンに設定することができます。SYSREF±、SYNCINB±AB、SYNCINB±CD 入力ピンにより、複数デバイスの同期に対応します。 

AD6684 は、必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションを備えています。これらの機能は全て、1.8 V の 3 線式 SPI を使って設定できます。  

AD6684 は無鉛の 72 ピン LFCSP パッケージを採用し、-40 ℃ ～ +105 ℃ のジャンクション温度範囲で仕様規定されています。 

製品のハイライト

1. チャンネルあたりの低い消費電力。
2. 最大 15 Gbps をサポートする JESD204B レーン・レート。
3. 最大 1.4 GHz の信号の IF サンプリングをサポートする広いフルパワー帯域幅。
4. フィルタの設計と実装を容易にするバッファ付き入力。
5. マルチバンド・レシーバをサポートする 4 個の広帯域デシメーション・フィルタおよび NCO ブロックを内蔵。
6. プログラマブルな高速オーバーレンジ検出。
7. システムの温度管理用温度ダイオードを内蔵。

• 通信
• ダイバーシティ・マルチバンド、マルチモード・デジタル・レシーバ 3G/4G、W-CDMA、GSM、LTE、LTE-A
• HFC デジタル・リバース・パス・レシーバ
• デジタル・プリディストーション監視パス
• 汎用ソフトウェア無線

AD6688は1.2 GHz帯域幅のミックスド・シグナル、ダイレクト無線周波数(RF) サンプリング・レシーバです。このデバイスは2個の14ビット、3.0 GSPSのA/Dコンバータ(ADC)と4個の広帯域デジタル・ダウンコンバータ(DDC)から成る各種デジタル・シグナル・プロセッサ・ブロックで構成されています。AD6688はバッファとサンプル＆ホールド回路を内蔵し、低消費電力、小型、使い易さを考慮して設計されています。この製品は通信アプリケーションに対応するように設計されており、最大5 GHzの広帯域アナログ信号を直接サンプリングできます。ADC入力の-3 dB帯域幅は9 GHz以上です。AD6688は小型パッケージで、広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を達成するように最適化されています。

デュアルのADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザ選択可能な、多様な入力範囲をサポートします。電圧リファレンスを内蔵しているので回路設計が容易です。アナログ入力とクロック信号は差動入力です。ADCのデータ出力は内部でクロスバー・マルチプレクサを通して4つのデジタル・ダウン・コンバータ（DDC)に接続されています。各DDCは直列接続された最大5段の信号処理段で構成されています：48ビット数値制御発振器(NCO)と最大4個のハーフバンド・デシメーション・フィルタ。NCOにはプリセットする帯域を汎用入／出力(GPIO)ピン を介して選択できるオプションがあり、最大3種類の帯域を選択できます。DDCモード間のAD6688の動作はSPI プログラマブル・プロファイルを介して選択可能です。

AD6688はDDC回路の他に、通信用レシーバ内に自動ゲイン制御 (AGC) 機能を簡素化する複数の機能を備えています。さらに、スレッショールドが可変の検出器を使うと、ADCのレジスタ 0x0245の中の高速検出制御ビットを使って着信信号電力をモニターすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータのレイテンシは小さいため、ユーザは迅速にシステム・ゲインを下げて、ADC入力がオーバーレンジ状態になるのを防ぐことができます。高速検出出力に加え、AD6688は信号をモニターする機能も備えています。信号モニター・ブロックは、ADCでデジタル化された信号に関する追加の情報を提供します。

DDCの構成と受信ロジック・デバイスの許容レーン・レートに応じて、サブクラス1 JESD204Bに基づく高速シリアル出力を1レーン、2レーン、4レーン、6レーン、8レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。

AD6688には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は3線式 シリアル・ポート・インターフェース(SPI) を使って設定可能です。

AD6688は196ボールの鉛フリーBGAパッケージを採用し、-40°C～+85°Cの周囲温度範囲で仕様を規定しています。

製品のハイライト

1. フルパワー帯域幅は広く、最大9GHz(-3dBポイント)までの信号のIFサンプリングをサポート。
2. 内蔵の4個の広帯域デシメーション・フィルタとNCO回路により、マルチバンド・レシーバをサポート。
3. GPIOピンを使ってイネーブルにする高速NCOスイッチング。
4. 個別のシステム要求を満たすために製品の各種特性と機能を柔軟なSPIインターフェースを使って制御。
5. プログラマブル高速オーバーレンジ検出と信号モニター。
6. システムの温度管理用ダイオード温度センサーを内蔵。
7. 12mm × 12mm、196 ピン BGA

アプリケーション

• ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ
• 3G/4G、 TD-SCDMA、 W-CDMA、 GSM、 LTE、 LTE-A
• DOCSIS 3.0 CMTS アップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ

AD9094は、8ビット、1GSPSクワッドA/Dコンバータ（ADC）です。低消費電力、小型、使いやすさを考慮して設計された、オンチップ・バッファとサンプル＆ホールド回路を備えたデバイスです。最大で1.4GHzの広帯域幅アナログ信号をサンプリングできるように設計されています。AD9094は、広い入力帯域幅、高いサンプリング・レート、高い動作直線性、低消費電力を小型パッケージで実現できるように最適化されています。

クワッドADCコアは、マルチステージの差動パイプラン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力帯域幅は広く、選択可能な多様な入力範囲をサポートしています。また、電圧リファレンスを内蔵しているので設計が容易になります。アナログ入力とクロック信号は差動入力です。

中間周波数（IF）レシーバー出力の各ペアは、サンプル・レートと受信ロジック・デバイスの許容レーン・レートに応じて、JESD204Bのサブクラス1またはサブクラス0に基づく高速シリアル出力の1レーンまたは2レーンのいずれかのレーン構成にすることができます。複数デバイスの同期は、SYSREF±、SYNCINB±AB、およびSYNCINB±CD入力ピンを通じてサポートされています。

AD9094には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。パワーダウン・オプションをプログラムするには、1.8V対応のシリアル・ポート・インターフェース（SPI）を使用します。

AD9094は、鉛フリーの72ピン・リード・フレーム・チップ・スケール・パッケージ（LFCSP）を採用しており、−40°C～+105°Cのジャンクション温度範囲で動作するように仕様規定されています。本製品は1つまたは複数の米国特許または国際特許で保護されています。

このデータシートでは、PDWN/STBYなどの多機能ピンについては、全機能を示すピン名で表記するか、特定の機能のみ該当するような説明箇所では、PDWNのように1つのピン機能だけを表記していることに注意してください。

製品のハイライト

1. チャンネルあたりの消費電力が少ない。
2. 最大15GbpsのJESD204Bレーン・レートをサポート。
3. フルパワー帯域幅が広く、最大1.4GHzの信号のIFサンプリングに対応。
4. バッファ入力により、フィルタの設計と実装が容易。
5. 内蔵の4個の広帯域デシメーション・フィルタと数値制御発振器（NCO）ブロックにより、マルチバンド・レシーバーをサポート。
6. プログラマブルな高速オーバーレンジ検出。
7. システム温度管理用のオンチップ温度ダイオード。

アプリケーション

• レーザによるイメージング、検知、および測距（探知装置）
• 通信
• デジタル・オシロスコープ（DSO）
• 超広帯域衛星レシーバー
• 計測器

AD9207は、12ビットの6GSPSデュアルA/Dコンバータ（ADC）です。ADC入力はオンチップの広帯域バッファと過負荷保護機能を使用しています。最大で8GHzの広帯域信号をダイレクト・サンプリングできるアプリケーションをサポートするように設計されています。オンチップ低位相ノイズのフェーズ・ロック・ループ（PLL）・クロック・シンセサイザは、ADCサンプリング・クロックを生成でき、高周波数クロック信号のプリント回路基板（PCB）分配を簡略化します。クロック出力バッファは、ADCサンプリング・クロックを他のデバイスに送信するために使用できます。

デュアルADCコアは、2 × 10⁻¹⁵より優れたコード誤差率（CER）を示します。低遅延高速検出および信号モニタリングは自動ゲイン制御（AGC）目的で使用できます。柔軟性に優れた192タップのプログラマブル有限インパルス応答（PFIR）フィルタはデジタル・フィルタリングやイコライゼーションで使用されます。プログラマブルなインテジャーおよびフラクショナルの遅延ブロックはアナログ遅延のミスマッチに対する補償をサポートします。

デジタル信号処理（DSP）ブロックは、1対のADCあたり2つの粗調整デジタル・ダウンコンバータ（DDC）と4つの微調整DDCを備えています。各ADCはマルチバンド・アプリケーションに対応した1つまたは2つのメインDDC段で動作します。4つの追加微調整DDC段でADCあたり最大4つの帯域をサポートできます。各DDCと関連付けられた48ビット数値制御発振器（NCO）は、高速周波数ホッピング（FFH）をサポートすると同時に、汎用の入出力（GPIOx）ピンまたはシリアル・ポート・インターフェース（SPI）を介して選択された最大16の固有周波数の割り当てとの同期を維持します。

AD9207は、JESD204BまたはJESD204Cサブクラスの動作に合わせて構成可能な1つまたは2つのJTxリンクをサポートします。これにより、各ADCで異なるデータパス構成が可能になります。マルチデバイス同期は、SYSREF±入力ピンを通してサポートされています。

詳細については、データシートの外形寸法のセクションとオーダー・ガイドのセクションを参照してください。

アプリケーション

• ワイヤレス通信インフラストラクチャ
• マイクロ波のポイントtoポイント、Eバンド、および5Gミリ波
• 広帯域通信システム、衛星通信
• DOCSIS 3.1および4.0 CMTS
• 電子戦
• 電子テストおよび計測システム

AD9208は、デュアル、14ビット、3GSPSのA/Dコンバータ(ADC)です。このデバイスはバッファとサンプル＆ホールド回路を内蔵し、低消費電力、小型、使い易さを考慮して設計されています。この製品は通信アプリケーションに対応するように設計されており、最大5 GHzの広帯域アナログ信号を直接サンプリングできます。ADC入力の−3 dB帯域幅は9 GHzです。AD9208は小型パッケージで、広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を達成するように最適化されています。

デュアルのADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザ選択可能な、多様な入力範囲をサポートします。電圧リファレンスを内蔵しているので回路設計が容易です。アナログ入力とクロック信号は差動入力です。ADCのデータ出力は内部でクロスバー・マルチプレクサを通して4つのデジタル・ダウン・コンバータ（DDC)に接続されています。各DDCは直列接続された最大5段の信号処理段で構成されています：48ビット周波数変換器(数値制御発振器(NCO))と最大4個のハーフバンド・デシメーション・フィルタ。NCOにはプリセットする帯域を汎用入／出力(GPIO) を介して選択できるオプションがあり、最大3種類の帯域を選択できます。DDCモード間のAD9208の動作はSPI プログラマブル・プロファイルを介して選択可能です。

AD9208はDDC回路の他に、通信用レシーバ内に自動ゲイン制御 (AGC) 機能を簡素化する複数の機能を備えています。さらに、スレッショールドが可変の検出器を使うと、ADCのレジスタ 0x0245の中の高速検出制御ビットを使って着信信号電力をモニターすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータのレイテンシは小さいため、ユーザは迅速にシステム・ゲインを下げて、ADC入力がオーバーレンジ状態になるのを防ぐことができます。高速検出出力に加え、AD9208は信号をモニターする機能も備えています。信号モニター・ブロックは、ADCでデジタル化された信号に関する追加の情報を提供します。

DDCの構成と受信ロジック・デバイスの許容レーン・レートに応じて、サブクラス1 JESD204Bに基づく高速シリアル出力を1レーン、2レーン、4レーン、8レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。

AD9208には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は3線式 シリアル・ポート・インターフェース(SPI) を使って設定可能です。

AD9208は196ボールの鉛フリーBGAパッケージを採用し、-40°C～+85°Cの周囲温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。

このデータシートを通して、FD_A/GPIO_A0 のような複数機能をもつピンはピン名をフルで呼称する場合とピンの1機能（たとえば FD_Aで、その機能のみ関連する時）で呼称する場合がある事に注意してください。

製品のハイライト

1. 入力の広い−3 dB帯域幅（9 GHz）により、最大5GHzまでの信号のダイレクト無線信号サンプリングに対応。
2. 内蔵の4個の広帯域デシメーション・フィルタとNCO回路により、マルチバンド・レシーバをサポート。
3. GPIOピンを使ってイネーブルにする高速NCOスイッチング。
4. 個別のシステム要求を満たすために製品の各種特性と機能をSPIを使って制御します。
5. プログラマブル高速オーバーレンジ検出と信号モニター。
6. システムの温度管理用ダイオード温度センサーを内蔵。
7. 12mm × 12mm、196 ピン BGA

アプリケーション

• ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ
• 3G/4G、 TD-SCDMA、 W-CDMA、 GSM、 LTE、 LTE-A
• 電子試験／計測システム
• フェーズドアレイレーダーと電子戦闘
• DOCSIS 3.0 CMTS アップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ

AD9209は、クワッド12ビット、4GSPS A/Dコンバータ（ADC）です。ADC入力はオンチップの広帯域バッファと過負荷保護機能を使用しています。最大で8GHzの広帯域信号をダイレクト・サンプリングできるアプリケーションをサポートするように設計されています。オンチップ低位相ノイズのフェーズ・ロック・ループ（PLL）・クロック・シンセサイザは、ADCサンプリング・クロックを生成でき、高周波数クロック信号のプリント回路基板（PCB）分配を簡略化します。クロック出力バッファは、ADCサンプリング・クロックを他のデバイスに送信するために使用できます。

クワッドADCコアは1 × 10−20より良いコード誤差率（CER）を示します。低遅延高速検出および信号モニタリングは自動ゲイン制御（AGC）目的で使用できます。柔軟性に優れた192タップのプログラマブル有限インパルス応答（PFIR）フィルタはデジタル・フィルタリングやイコライゼーションで使用されます。プログラマブルなインテジャーおよびフラクショナルの遅延ブロックはアナログ遅延のミスマッチに対する補償をサポートします。

デジタル信号処理（DSP）ブロックは、1対のADCあたり2つの粗調整デジタル・ダウン・コンバータ（DDC）と4つの微調整DDCを備えています。各ADCはマルチバンド・アプリケーションに対応した1つまたは2つのメインDDC段で動作します。4つの追加微調整DDC段でADCあたり最大4つの帯域をサポートできます。各DDCと関連付けられた48ビット数値制御発振器（NCO）は、高速周波数ホッピング（FFH）をサポートすると同時に、汎用の入出力（GPIOx）ピンまたはシリアル・ポート・インターフェース（SPI）を介して選択された最大16の固有周波数の割り当てとの同期を維持します。

AD9209は、JESD204BまたはJESD204Cサブクラスの動作に合わせて構成可能な1つまたは2つのJTxリンクをサポートします。これにより、各ADCで異なるデータパス構成が可能になります。マルチデバイス同期は、SYSREF±入力ピンを通してサポートされています。

アプリケーション

• ワイヤレス通信インフラストラクチャ
• マイクロ波のポイントtoポイント、Eバンド、および5Gミリ波
• 広帯域通信システム
• DOCSIS 3.1および4.0 CMTS
• フェーズド・アレイ・レーダーおよび電子戦
• 電子テストおよび計測システム

AD9213は、6.5GHzの入力帯域幅を持つ単一の12ビット、6GSPS/10.25GSPS、無線周波数（RF）A/Dコンバータ（ADC）です。AD9213は、広い瞬時帯域幅と低い変換誤差率（CER）を必要とする、高いダイナミック・レンジ周波数と時間領域のアプリケーションをサポートします。AD9213は16レーンのJESD204Bインターフェースを備え、最大の帯域幅性能をサポートします。

AD9213は< 4.6W（代表値）を消費し、ダイナミック・レンジと直線性能を実現します。デバイスはインターリーブされたパイプライン・アーキテクチャに基づき、独自のキャリブレーションおよびランダム化技術を搭載して、インターリーブ・スプリアス・アーティファクトをノイズ・フロアに抑制します。AD9213の直線性能はオンチップのディザリングとキャリブレーションの組み合わせによって保持され、幅広い入力信号条件で優れたスプリアスフリー性能を実現します。

瞬時性の帯域幅をそれほど必要としないアプリケーションは、AD9213のオンチップ、デジタル信号処理（DSP）性能により、出力データ・レートに加えてデバイスをサポートするために必要なJESD204Bレーンの数を低減することができます。DSPパスには、48ビットの数値制御発振器（NCO）付きのデジタル・ダウンコンバータ（DDC）があり、2か3の係数であるデシメーション・レートを選択できるI/Qデジタル・デシメータ・ステージがそれに続きます。高速周波数ホッピング・アプリケーションの場合は、AD9213 NCOはトリガ入力が別々の最大16のプロファイル設定をサポートし、少ないJESD204Bレーン数で幅広い情報収集周波数範囲を可能にします。

AD9213はNCOの同期を含むサンプル高精度マルチチップ同期をサポートします。AD9213は192ボールのボール・グリッド・アレイ（BGA）パッケージに収められ、−20°C～+115°Cのジャンクション温度範囲が仕様規定されています。

AD9217は、6.5GHzの入力帯域幅を持つ単一の12ビット、6GSPS/10.25GSPS、無線周波数（RF）A/Dコンバータ（ADC）です。AD9217は、広い瞬時帯域幅と低い変換誤差率（CER）を必要とする、高いダイナミック・レンジ周波数と時間領域のアプリケーションをサポートします。

AD9217の低遅延、高速、並列のCML出力インターフェースは、互換性のあるFPGA/ASICレシーバーでのフル帯域幅動作をサポートします。追加のデジタル処理やJESD204B出力のサポートを必要とするアプリケーションのために、AD9217をネイティブAD9213モードで動作するように再構成できます。AD9217をAD9213モードで動作させる場合は、AD9213のデータシート を参照してください。

AD9217は、4.2W（代表値）の消費電力でダイナミック・レンジと直線性能を実現します。このデバイスはインターリーブされたパイプライン・アーキテクチャを基盤としており、インターリーブ・スプリアス・アーティファクトをノイズ・フロアに抑制する独自のキャリブレーションおよびランダム化技術を搭載しています。AD9217の直線性能はオンチップのディザリングとキャリブレーションの組み合わせによって確保され、幅広い入力信号条件で優れたスプリアスフリー性能を実現します。

AD9217は192ボールのボール・グリッド・アレイ（BGA）パッケージに収められ、−20°C～+115°Cのジャンクション温度範囲で仕様規定されています。

AD9234は、12ビット、1GSPS/500MSPSのデュアルA/Dコンバータです。このデバイスはバッファとサンプル＆ホールド回路を内蔵しており、低消費電力、小型、使い易さを考慮して設計されています。この製品は広帯域のアナログ信号をサンプリングするように設計されています。AD9234は小型パッケージに収納され広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力に最適化されています。

デュアルのADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力には広帯域のバッファが接続されており、ユーザー選択可能な、多様な入力範囲をサポートします。リファレンス電圧を内蔵しているので回路設計が容易です。各ADCのデータ出力はオプションで内部的に1/2デシメーション回路ブロックに接続されます。

AD9234は通信用レシーバの中の自動ゲイン制御（AGC）機能を簡素化する複数の機能を備えています。さらに、スレッショールドが設定可能な検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニタすることができます。入力信号レベルが設定可能なスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、ユーザーは迅速にシステム・ゲインを下げてADC入力でのオーバーレンジ状態を回避することができます。高速検出出力に加え、AD9234は信号をモニタする機能も備えています。信号モニタ・ブロックは、ADCでデジタル化された信号に関する追加の情報を提供します。

ユーザーはレシーブ・ロジック・デバイスが許容できるレーン・レートとADCのサンプリング・レート次第で、サブクラス1 JESD204Bベースの高速シリアル出力を、1、2、4レーン配置のさまざまな構成にすることできます。複数個のデバイス同期は、SYSREF±入力ピンとSYNCINB±入力ピンを通してサポートされます。

AD9234には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は1.8V～3.3V対応3線SPIを使って設定可能です。

AD9234は64ピンの鉛フリーLFCSPパッケージを採用し、－40°C～＋85°Cの工業温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。

1. 低消費電力アナログ・コア：12ビット、チャンネル当り1.5Wの1.0GSPSデュアルA/Dコンバータ（ADC）。
2. 広いフルパワー帯域幅は、最大2GHzまでの信号のIFサンプリングをサポートします。
3. プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します。
4. 柔軟なシリアル・ポート・インターフェース（SPI）は、個別のシステム要求を満たすために製品の各種特性と機能を制御します。
5. プログラマブルな高速オーバーレンジ検出機能
6. 9mm×9mmの64ピンLFCSPを採用
7. 14ビット、1GSPSデュアルADCのAD9680とピン互換です。

• 通信関連
• ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ：
• 3G/4G、TD-SCDMA、WCDMA、GSM、LTE
• ポイントtoポイント無線システム
• デジタル・プリディストーション監視パス
• 汎用ソフトウェア無線
• ウルトラ・ワイドバンド衛星用レシーバ
• 計測機器（スペクトラム・アナライザ、ネットワーク・アナライザ、組込みRFテスト回路）
• デジタル・オシロスコープ
• 高速データ・アクイジション・システム
• DOCSIS 3.0 CMTSアップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ

AD9250は、デュアル、14ビットのADCで、最大250MSPSのサンプリング速度を持っています。AD9250は、低価格、小型、広帯域幅、および多機能性を必要とする通信アプリケーションをサポートするように設計されています。

このADCコアは、マルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCコアは、ユーザー選択可能な多様な入力範囲をサポートする広帯域幅入力を特長としています。電圧リファレンスを内蔵しているためデザインが容易です。デューティ・サイクル・スタビライザは、ADCへのクロック・デューティ・サイクルの変動を補償して、コンバータの優れた性能を維持します。JESD204Bの高速シリアル・インターフェースは、ボード上の必要経路を削減し、通常受信用デバイスに必要とされているよりも少ないピン数を実現します。

デフォルトでのADC出力データは、2つのJESD204Bシリアル出力レーンへ直接出力することができます。これらの出力はCML電圧レベルとなっています。4種のモードは、M＝1または2（シングルまたはデュアル・コンバータ）とL＝1、または2（1レーンまたは2レーン）のいかなる組み合わせもサポートします。デュアルADCモードに関しては、データは最大250MSPSのサンプリング・レートで2つのレーンを通して送ることができます。しかし、もし1レーンを通してデータを送る場合は、最大125MSPSまでのサンプリング・レートがサポートされます。同期入力（SYNCINB±とSYSREF±）が提供されています。

柔軟なパワーダウン・オプションは、必要に応じて大幅な省電力を可能にします。プログラマブルのオーバー・レンジ・レベル検出は、専用の高速検出ピンを介して各チャンネルでサポートされています。

セットアップと制御のためのプログラミングは、3線のSPI互換シリアル・インターフェースを用いて行われます。

AD9250は、48ピンLFCSPパッケージを採用し、－40℃～＋85℃の工業用温度範囲にわたって仕様規定されています。

製品のハイライト

1. デュアル14ビット、170MSPS / 250MSPSのADCを2個内蔵
2. 構成可能なJESD204B出力ブロックは、レーンあたり最大5Gbpsをサポート
3. 内蔵PLLは、単一のADCサンプリング・クロックでの使用を可能とし、PLLは複数ADCのサンプリング・クロックをJESD204Bのデータ・レート・クロックに対応するまでの逓倍を行います。
4. システムの幅広い設計を簡素化するためのオプショナルRFクロック入力をサポート
5. 独自の差動入力により、最大400MHzまでの入力周波数で優れたSNR性能を維持
6. 1.8V単電源で動作
7. 標準シリアル・ポート・インターフェース（SPI）は、製品の数々の機能、クロック・デューティ・サイクル・スタビライザ（DCS）の制御、パワーダウン、テスト・モード、電圧リファレンス・モード、範囲内のファスト・ディテクションおよびシリアル出力構成などをサポートします。

アプリケーション

• ダイバーシティー無線システム
• マルチモード・デジタル・レシーバ（3G）：
  • TD-SCDMA、WiMAX、WCDMA、CDMA2000、GSM、EDGE、LTE
• DOCSIS 3.0 CMTSアップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ
• I/Q復調システム
• スマート・アンテナ・システム
• テスト装置および計測装置
• レーダー用レシーバ
• COMSEC無線アーキテクチャ
• IEDディテクション / ジャミング・システム
• 汎用ソフトウェア無線
• ブロードバンド・データ・アプリケーション

AD9625は、12ビットのモノリシック・サンプリングA/Dコンバータ（ADC）で、秒あたり最大2.6ギガ・サンプル（GSPS）までの変換レートで動作します。この製品は、2ndナイキスト領域までの広帯域アナログ信号をサンプリングするために設計されています。AD9625の広い入力帯域幅、高いサンプリング・レートおよび優れた直線性の組み合わせは、スペクル・アナライザー、データ・アクイジション・システムおよびレーダや電子妨害システム（EMC）のような軍用電子アプリケーションにとって最適となっています。

アナログ入力、クロック並びにSYSREF±信号は、差動の入力となっています。JESD204Bベースの高速シリアル出力は、1、2、4、6レーンまたは8レーン配置のさまざまな構成が可能となっています。このデバイスは、工業用温度範囲－40℃～＋85℃にわたって仕様規定されています。

製品のハイライト

1. 高性能： 高サンプル・レートのアプリケーションでの並外れたSFDR、ダイレクト・サンプリングおよび内蔵リファレンス
2. JESD204B仕様に基づいた、柔軟なデジタル・データ出力フォーマット
3. 制御経路SPIインターフェース・ポートは、データのフォーマッティング、ゲインとオフセットの調整のような、さまざまな製品の特性と機能をサポート

アプリケーション

• スペクトル・アナライザ
• 軍用通信
• レーダ
• 高性能デジタル・ストレージ・オッシロスコープ（DSO）
• アクティブ電波妨害／対妨害システム
• 電子監視と防衛システム

AD9656は、サンプル＆ホールド回路内蔵のクワッド16ビット125MSPSのA/Dコンバータ（ADC）であり、低価格、低消費電力、小型で使い易く設計されています。この製品は、最大125MSPSまでの変換レートで動作し、小型パッケージ・サイズを重要とするアプリケーション向けに、並外れたダイナミック性能と低消費電力化に関して最適化されています。

このADCは、フル性能動作のためには1.8Vの単電源とLVPECL / CMOS / LVDS互換のサンプル・クロック・レートを必要とします。ほとんどのアプリケーションでは、外付けのリファレンス電圧またはドライバ部品を必要としません。

各チャンネルは独立したパワーダウン機能をサポートしており、全チャンネルがディスエーブル時の消費電力は14mW（typ）未満となります。このADCは、プログラマブルな出力クロック、データ・アライメントおよびデジタル・テスト・パターン発生器など、柔軟性を最大化しシステム・コストを最小化するような設計のための、いくつかの特長を備えています。デジタル・テスト・パターンとしては、決まった擬似乱数パターンを含んでおり、カスタムのユーザー定義のテスト・パターンもシリアル・ポート・インターフェース（SPI）を介して入力することも可能です。

AD9656はRoHS準拠、非磁性の56ピンLFCSPパッケージを採用しています。

仕様は工業温度範囲－40℃～＋85℃にわたって規定されています。

製品のハイライト

1. 小型フットプリント形状。4個のADCを小型の8mm×8mmパッケージに格納
2. 内蔵PLLは、単一のADCサンプリング・クロックでの使用を可能とし、PLLはADCのサンプリング・クロックをJESD204Bのデータ・レート・クロックに対応するまでの逓倍を行います。
3. 構成可能なJESD204B出力ブロックは、レーンあたり最大8.0Gbpsをサポート
4. JESD204B出力クロックは、1つ、2つおよび4つのレーン構成をサポート
5. 低消費電力：125Msps、2レーンで198mW / チャンネル
6. SPI制御は、特別なシステムの要求に合致するための広範囲で柔軟な機能を提供

アプリケーション

• 医用画像処理
• 高速画像処理
• 直交変調無線受信器
• ダイバーシティ無線受信器
• ポータブル・テスト装置

AD9680は、デュアル、14ビット、1.25GSPS/1GSPS/820MSPS/500MSPSのA/Dコンバータ（ADC）です。デバイスは、オンチップのバッファ回路とサンプル＆ホールド回路を備えており、低消費電力、小型サイズおよび使い易く設計されています。このデバイスは、最大2GHzまでの広帯域幅アナログ信号をサンプリングするように設計されています。AD9680は、小型パッケージ内に、広い入力帯域幅、高サンプリング・レート、優れた直線性および低消費電力と最適化されています。

デュアルのADCコアは、マルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCは、ユーザー選択可能な多様な入力範囲をサポートする広帯域幅入力となっています。リファレンス電圧を内蔵しているため設計が容易です。

アナログ入力とクロック信号は、差動の入力となっています。各ADCデータの出力は、2つのデジタル・ダウンコンバータ（DDC）に内部で、接続されています。各DDCは、5段にカスケードされた信号処理段で構成されています。：12ビットの周波数変換（NCO）と4つのハーフ・バンド・デシメーション・フィルタ。DDCはデフォルトでバイパスされます。

DDCブロックに加えて、AD9680は、通信用レシーバ内の自動ゲイン制御（AGC）機能を簡素化する幾つかの機能を備えています。プログラマブルなスレッショールド検出器を使うと、ADCの高速検出ビットを使って着信信号パワーをモニタすることができます。もし入力信号レベルがプログラマブルなスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、迅速にシステム・ゲインを下げてADC入力で範囲外状態を回避することができます。

ユーザーは、DDC構成とレシーブ・ロジック・デバイスがアクセプト可能なレーン・レート次第で、サブクラス1　JESD204Bベースの高速シリアル出力は、1、2、4レーン配置のさまざまな構成にすることできます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。

AD9680は柔軟なパワーダウン・オプションを備えており、必要に応じて大幅な省電力を可能にします。これら全ての機能は、1.8V～3.3Vの3線SPIを使ってプログラムすることができます。

AD9680は、64ピン鉛フリーLFCSPパッケージを採用し、－40℃～＋85℃の工業用温度範囲にわたって仕様規定されています。この製品はUS特許によって保護されています。

1. 広いフルパワー帯域幅は、最大2GHZまでの信号のIFサンプリングをサポートします。
2. プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します。
3. 4つの内蔵された広帯域デシメーション・フィルタと数値制御発振（NCO）ブロックは、マルチバンド・レシーバをサポートします。
4. 柔軟なシリアル・ポート・インターフェース（SPI）は、システムが必要とする仕様にミートするための、いろいろな製品の特性と機能を制御します。
5. プログラマブルな高速オーバ・レンジ検出機能
6. 9mm×9mmの64ピンLFCSPパッケージ

• 通信関連
• ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ：
  3G/4G、TD-SCDMA、W-CDMA、GSM、LTE
• 汎用ソフトウェア無線
• ウルトラ・ワイドバンド衛星用レシーバ
• 計測機器
• レーダ
• 通信諜報（SIGINT）
• DOCSIS　3.0　CMTSアップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ

AD9683は、14ビットのADCで、最大250MSPSのサンプリング速度を持っています。AD9683は、低価格、小型、広帯域幅、および多機能性を必要とする通信アプリケーションをサポートするようにデザインされています。

このADCコアはマルチ・ステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCコアは、ユーザー選択可能な多様な入力範囲をサポートする広帯域幅入力を特長としています。リファレンス電圧を内蔵しているためデザインが容易です。ADCクロックのデューティ・サイクルの変動を補償するために、デューティ・サイクル・スタビライザ（DCS）を備えてあるので、コンバータの優れた性能を維持することができます。JESD204Bの高速シリアル・インターフェースは、ボード上の必要経路を削減し、通常受信用デバイスに必要とされているよりも少ないピン数を実現します。

ADCの出力データは、JESD204Bシリアル出力レーンへ直接出力することができます。これらの出力はCML電圧レベルとなっています。データは、5Gbpsのレーン・レート内に結果として250MSPSの最大サンプリング・レートで、レーンを通して送られることができます。同期入力（SYNCINB±とSYSREF±）が提供されています。

柔軟なパワーダウン・オプションは、必要に応じて大幅な省電力を可能にします。プログラマブルのオーバ・レンジ・レベル検出機能が、専用のファスト検出ピンを介してサポートされています。

セットアップと制御のためのプログラミングは、3線のSPI互換シリアル・インターフェースを用いて行われます。

AD9683は、32ピンLFCSPパッケージを採用し、－40℃～＋85℃の工業用温度範囲にわたって仕様規定されています。

製品のハイライト

1. 14ビット、170MSPS/250MSPSのADCを内蔵
2. 構成可能なJESD204B出力ブロックは、最大5Gbpsのレーン・レートをサポート
3. 内蔵PLLは、単一のADCサンプリング・クロックでの使用を可能とし、PLLはシングルのADCのサンプリング・クロックをJESD204Bのデータ・レート・クロックに対応するまでの逓倍を行います。
4. システムの幅広い設計を簡素化するためのオプショナルRFクロック入力をサポート
5. 独自の差動入力により、最大400MHzまでの入力周波数で優れたSNR性能を維持
6. 1.8V単電源電圧で動作
7. 標準シリアル・ポート・インターフェース（SPI）は、製品の数々の機能、クロック・デューティ・サイクル・スタビライザ（DCS）の制御、パワーダウン、テスト・モード、電圧リファレンス・モード、範囲内のファスト・ディテクションおよびシリアル出力構成などをサポート

アプリケーション

• 通信関連
• ダイバーシティ無線システム
• マルチモード・デジタル・レシーバ（3G）：
  TD-SCDMA、WiMAX、WCDMA、CDMA2000、GSM、EDGE、LTE
• DOCSIS 3.0 CMTSアップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ
• スマート・アンテナ・システム
• テスト装置および計測装置
• レーダー受信装置
• COMSEC無線アーキテクチャ
• IEDディテクション／ジャミング・システム
• 汎用ソフトウェア無線
• ブロードバンド・データ・アプリケーション
• 超音波装置

AD9689 は、14 ビットの 2.0 GSPS/2.6 GSPS デュアル A/D コンバータ（ADC）です。低消費電力、小型、使いやすさを目標に設計されたオンチップ・バッファとサンプル&ホールド回路を備えたデバイスです。最大で 5 GHz の広帯域幅アナログ信号をダイレクト・サンプリングする通信アプリケーションに対応できるように設計されています。この ADC 入力の −3 dB 帯域幅は 9 GHz です。AD9689 は、広い入力帯域幅、高いサンプリング・レート、優れた直線性、低消費電力を小型パッケージで提供できるように最適化されています。

デュアル ADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各 ADCは広帯域幅入力を備えており、選択可能な多様な入力範囲をサポートします。電圧リファレンスを内蔵しているので設計が容易になります。アナログ入力とクロック信号は差動入力です。ADC のデータ出力は内部でクロスバー・マルチプレクサを通して 4 つのデジタル・ダウンコンバータ（DDC）に接続されています。各 DDC は、48 ビット周波数変換器（数値制御発振器（NCO））とデシメーション・レートの、カスケード接続された複数の信号処理段で構成されています。NCO ではプリセット帯域を汎用入出力（GPIO）ピンで選択することができ、3 つまでの帯域を選択できます。DDC モード間の AD9689 の動作は SPI でプログラム可能なプロファイルを介して選択可能です。

AD9689 は DDC ブロックの他に、通信用レシーバー内に自動ゲイン制御（AGC）機能を簡素化する複数の機能を備えています。プログラマブル閾値検出器は、ADC のレジスタ 0x0245 の高速検出コントロール・ビットを使って入力信号の電力をモニタすることができます。入力信号レベルがプログラマブルな閾値を超えると、高速検出インジケータがハイ・レベルになります。この閾値インジケータは遅延が小さいため、短時間でシステム・ゲインを下げて ADC 入力のオーバーレンジ状態を回避することができます。AD9689 は、高速検出出力に加え、信号モニタリング機能も備えています。信号モニタリング・ブロックは、ADC でデジタル化される信号に関する追加情報を提供します。サブクラス 1 JESD204B に基づく高速シリアル出力は、DDC の構成と受信ロジック・デバイスの許容レーン・レートに応じて、1 レーン、2 レーン、4 レーン、8 レーンの多様なレーン構成にすることができます。マルチデバイス同期は、SYSREF± 入力ピンと SYNCINB± 入力ピンを通してサポートされています。

AD9689 には、必要に応じて大幅な節電を可能にする柔軟なパワーダウン・オプションがあります。これらの機能はすべて 3 線式シリアル・ポート・インターフェース（SPI）を使ってプログラムできます。

AD9689 は 196 ボールの無鉛 BGA パッケージで提供され、−40 ºC ～ +85 ºC の周囲温度範囲で仕様が規定されています。この製品は米国の特許によって保護されています。

このデータシートでは、FD_A/GPIO_A0 などの複数機能を持つピンは、全機能を表すピン名で表記するか、あるいは特定の機能のみが該当するところでは、例えば FD_A のようにピンの 1 つの機能で表記しています。

1. 広い −3 dB 入力帯域幅（9 GHz）により、最大約 5 GHz までの信号のダイレクト無線周波数（RF）サンプリングをサポート。
2. 内蔵の 4 個の広帯域デシメーション・フィルタと NCO ブロックにより、マルチバンド・レシーバーをサポート。
3. GPIO ピンを使ってイネーブルされる高速 NCO スイッチング。
4. 特定のシステム条件を満たすように製品の各種特性と機能を SPI で制御。
5. プログラマブルな高速オーバーレンジ検出と信号モニタリング。
6. システム温度管理用のオンチップ温度ダイオード。
7. 12 mm × 12 mm、196 ボール BGA。
8. ピン、パッケージ、機能、メモリマップは14ビット、3.0 GSPS、JESD204B デュアルADCのADCAD9208と互換性有り。

• ダイバーシティ・マルチバンドおよびマルチモード・デジタル・レシーバー
• 3G/4G、TD-SCDMA、W-CDMA、GSM、LTE、LTE-A
• 電子テストおよび計測システム
• フェーズド・アレイ・レーダーおよび電子戦
• DOCSIS 3.0 CMTS アップストリーム・レシーブ・パス
• HFC デジタル・リバース・パス・レシーバー

AD9690は、14ビット、1GSPSのA/Dコンバータ（ADC）です。このデバイスはバッファとサンプル＆ホールド回路を内蔵しており、低消費電力、小型、使い易さを考慮して設計されています。この製品は最大2 GHzの広帯域アナログ信号をサンプリングできるように設計されています。AD9690は小型パッケージに収納され広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を目標に最適化されています。 

ADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCの入力は広帯域になっており、ユーザー選択可能な、多様な入力範囲に対応します。リファレンス電圧を内蔵しているので回路設計が容易です。 

アナログ入力とクロック信号は差動入力です。ADCのデータ出力は内部的に2つのデジタル・ダウン・コンバータ（DDC）に接続されています。各DDCは直列接続の4つの信号処理段で構成されています：12ビット周波数変換器（NCO）、4つのハーフバンド・デシメーション・フィルタ。 

AD9690はレシーバDDC回路の他に、システム・レシーバ内に自動ゲイン制御（AGC）機能を簡素化する複数の機能を持っています。さらに、スレッショールドが可変の検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニタすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、ユーザーは迅速にシステム・ゲインを下げてADC入力でのオーバーレンジ状態を回避することができます。 

DDCの構成と受信ロジック・デバイスの許容レーン・レートに応じて、サブクラス1 JESD204Bに基づく高速シリアル出力を1レーン、2レーン、または4レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。 

AD9690には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は1.8 V ～ 3.3 V対応3線式SPIを使って設定可能です。 

AD9690は64ピンの鉛フリーLFCSPパッケージを採用し、-40°C～+85°Cの工業温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。 

1. 広いフルパワー帯域幅で最大2 GHzまでの信号のIFサンプリングをサポートします
2. プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します
3. 内蔵の2個の広帯域デシメーション・フィルタと数値制御発振器（NCO） ブロックにより、マルチバンド・レシーバをサポートします
4. 柔軟なシリアル・ポート・インターフェース（SPI）は、個別のシステム要求を満たすために製品の各種特性と機能を制御します
5. プログラマブルな高速オーバーレンジ検出機能
6. 9 mm×9 mmの64ピンLFCSP

AD9691は、デュアル、14ビット、1.25 MSPSのA/Dコンバータ（ADC）です。このデバイスはバッファとサンプル＆ホールド回路を内蔵しており、低消費電力、小型、使い易さを考慮して設計されています。この製品は最大1.5 GHzの広帯域アナログ信号をサンプリングできるように設計されています。 

デュアルのADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザー選択可能な、多様な入力範囲に対応します。リファレンス電圧を内蔵しているので回路設計が容易です。 

各ADCのデータ出力はオプションで内部的に2つのデジタル・ダウン・コンバータ（DDC）に接続されています。各DDCは直列接続の4つの信号処理段で構成されています：12ビット周波数変換器（NCO）、4つのハーフバンド・デシメーション・フィルタ。 

AD9691はレシーバDDC回路の他に、通信用レシーバ内に自動ゲイン制御（AGC）機能を簡素化する複数の機能を備えています。さらに、スレッショールドが可変の検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニタすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、ユーザーは迅速にシステム・ゲインを下げてADC入力でのオーバーレンジ状態を回避することができます。 

DDCの構成と受信ロジック・デバイスの許容レーン・レートに応じて、サブクラス1 JESD204Bに基づく高速シリアル出力を1レーン、2レーン、または4レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYNCINB±入力ピンを通してサポートされています。 

AD9691は88ピンの鉛フリーLFCSPパッケージを採用し、-40°C～+85°Cの工業温度範囲で仕様を規定しています。 

製品のハイライト

1. 低消費電力アナログ・コア、14ビット、チャンネル当り1.9 Wの1.25 GSPS デュアルA/Dコンバータ（ADC）。
2. 広いフルパワー帯域幅は、最大1.5 GHZまでの信号のIFサンプリングをサポートします。
3. プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します。
4. 柔軟なシリアル・ポート・インターフェース（SPI）は、個別のシステム要求を満たすために製品の各種特性と機能を制御します。
5. プログラマブルな高速オーバーレンジ検出機能
6. 12 mm×12 mmの88ピンLFCSP。

• 通信関連（広帯域レシーバとデジタル・プリディストーション）
• 計測機器（スペクトラム・アナライザ、ネットワーク・アナライザ、内蔵RFテスト回路）
• DOCSIS 3.x CMTSアップストリーム・レシーバ・パス
• 高速データ・アクイジション・システム

AD9694は、クワッド、14ビット、500MSPSのA/Dコンバータ(ADC)です。このデバイスはバッファとサンプル＆ホールド回路を内蔵し、低消費電力、小型、使い易さを考慮して設計されています。この製品は最大1.4 GHzの広帯域アナログ信号をサンプリングできるように設計されています。AD9694は小型パッケージに収納され広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を目標に最適化されています。

クワッドのADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザ選択可能な、多様な入力範囲に対応します。電圧リファレンスを内蔵しているので回路設計が容易です。

アナログ入力とクロック信号は差動入力です。ADCデータ出力の各ペアはクロスバー・マルチプレクサを介して内部で2個のDDCに接続されています。各DDCは直列接続された5段の信号処理段で構成されています：48ビット周波数変換器(NCO)と最大4個のハーフバンド・デシメーション・フィルタ。

AD9694は DDC回路の他に、通信用レシーバ内に自動ゲイン制御 (AGC) 機能を簡素化する複数の機能を備えています。さらに、スレッショールドが可変の検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニターすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータのレイテンシは小さいため、ユーザは迅速にシステム・ゲインを下げて、ADC入力がオーバー・レンジ状態になるのを防ぐことができます。

ユーザは中間周波数（IF）レシーバ出力の各ペアをデシメーション・レシオと受信側ロジック・デバイスで受信できるレーン・レートに応じて、1 レーン、2 レーンいずれかのJESD204B（サブクラス 1）準拠高速シリアル出力に構成できます。SYSREF±、SYNCINB±AB、SYNCINB±CD入力ピンを通して複数のデバイスを同期させることができます。

AD9694には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は1.8 V 対応3線式 SPI を使って設定可能です。

AD9694は72ピンの鉛フリーLFCSPパッケージを採用し、-40°C～+105°Cのジャンクション温度範囲で仕様を規定しています。

1. チャンネルあたりの消費電力が低い。
2. JESD204Bレーン・レートは15 Gbpsまで対応。
3. 広いフルパワー帯域幅は、最大1.4GHzまでの信号のIFサンプリングをサポートします。
4. バッファ付き入力によりフィルタの設計と実装が容易。
5. 内蔵の4個の広帯域デシメーション・フィルタと数値制御発振器(NCO) ブロックにより、マルチバンド・レシーバをサポート。
6. 柔軟なシリアル・ポート・インターフェース（SPI）は、個別のシステム要求を満たすために製品の各種特性と機能を制御します。
7. プログラマブルな高速オーバー・レンジ検出機能。
8. システムの温度管理用ダイオード温度センサーを内蔵。

• 通信関連
• ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ 3G/4G、 W-CDMA、 GSM、 LTE、 LTE-A
• 汎用ソフトウェア無線
• 超広帯域衛星レシーバ
• 計測器
• レーダー
• シグナル・インテリジェンス(SIGINT)

AD9695 は、14 ビットの 1300 MSPS／625 MSPS デュアル A/D コンバータ（ADC）です。バッファとサンプル&ホールド回路を内蔵し、低消費電力、小型化、使いやすさを考慮した設計になっています。また、最大 2 GHz の広帯域アナログ信号を直接サンプリングできる通信アプリケーションをサポートするように設計されています。この ADC の入力の −3 dB 帯域幅は 2 GHz です。AD9695 は、広い入力帯域幅、高サンプリング・レート、優れた直線性、および低消費電力を小型パッケージで実現できるように最適化されています。

デュアル ADC コアは、出力誤差補正ロジックを内蔵する多段の差動パイプライン・アーキテクチャを採用しています。各 ADC は広帯域幅の入力を備えており、サポートされている多様な入力範囲から選択できます。また、電圧リファレンスを内蔵しているので設計が容易です。アナログ入力とクロック信号は差動入力です。ADC のデータ出力は内部でクロスバー・マルチプレクサを通して 4 つのデジタル・ダウンコンバータ（DDC）に接続されています。各 DDC は 48 ビット周波数変換器（数値制御発振器（NCO））とデシメーション・フィルタの複数の信号処理段で構成されています。NCO では最大 16 のプリセット帯域を汎用入出力（GPIO）ピンで選択するか、あるいはコヒーレントな高速周波数ホッピング・メカニズムを使って帯域を選択します。DDC モード間の AD9695 の動作は、SPI でプログラム可能なプロファイルを介して選択可能です。

AD9695 は DDC ブロックの他に、通信用レシーバーの自動ゲイン制御（AGC）機能を簡素化するいくつかの機能を備えています。プログラマブル閾値検出器により、ADC のレジスタ 0x0245 の高速検出コントロール・ビットを使って、入力信号電力をモニタリングすることができます。入力信号レベルがプログラマブルな閾値を超えると、高速検出インジケータがハイ・レベルになります。この閾値インジケータは遅延が小さいため、短時間でシステムのゲインを下げて ADC 入力のオーバーレンジ状態を回避することができます。AD9695 は、高速検出出力に加え、信号モニタリング機能も備えています。信号モニタリング・ブロックは、ADC でデジタル化される信号に関する追加情報を提供します。

サブクラス 1 JESD204B に基づく高速シリアル出力は、DDC の構成と受信ロジック・デバイスの許容レーン・レートに応じて、1 レーン、2 レーン、4 レーンのいずれかのレーン構成にすることができます。マルチデバイス同期は、SYSREF± と SYNCINB± 入力ピンによってサポートされています。

AD9695 には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらの機能はすべて 3 線式シリアル・ポート・インターフェース（SPI）か PDWN/STBY ピンを使ってプログラムできます。

AD9695 は 64 ピンの無鉛 LFCSP パッケージを採用し、−40 °C ～ +105 °C のジャンクション温度範囲で仕様が規定されています。この製品は 1 つ以上の米国の特許または国際特許によって保護されている可能性があります。

このデータシートでは、FD_A/GPIO_A0 などの複数機能を持つピンは、全機能を表すピン名で表記するか、あるいは特定の機能のみが該当するところでは FD_A のようにピンの 1 つの機能で表記しています。

1. チャンネルあたりの消費電力が低い。
2. 最大 16 Gbps をサポートする JESD204B レーン・レート。
3. フルパワー帯域幅が広く、最大 2 GHz の信号の中間周波数（IF）サンプリングが可能。
4. バッファを備えた入力なのでフィルタの設計と実装が容易。
5. 内蔵の 4 個の広帯域デシメーション・フィルタと NCO ブロックにより、マルチバンド・レシーバーをサポート。
6. プログラマブルな高速オーバーレンジ検出。
7. システム温度管理用のオンチップ温度ダイオード。

• 通信
• ダイバーシティ・マルチバンド、マルチモード・デジタル・レシーバー
  • 3G/4G、TD-SCDMA、WCDMA、GSM、LTE
• 汎用ソフトウェア無線
• 超広帯域衛星受信機
• 計測器
  • オシロスコープ
  • スペクトラム・アナライザ
  • ネットワーク・アナライザ
  • 統合型 RF テスト・ソリューション
• レーダー
• 電子支援手段（ESM）、電子対抗手段（ECM）、対電子妨害対抗手段（ECCM）
• 高速データ・アクイジション・システム
• DOCSIS 3.0 CMTS アップストリーム受信パス
• 光ファイバ／同軸ハイブリッド型デジタル・リバース・パス・レシーバー
• 広帯域デジタル・プリディストーション

AD9697 は、単一の 14 ビット、1300 MSPS A/D コンバータ（ADC）です。ロー・パワー、小型化、使いやすさを目指して設計されたオンチップ・バッファとサンプル＆ホールド回路を備えたデバイスです。最大で 2 GHz の広帯域幅アナログ信号をダイレクト・サンプリングする通信アプリケーションをサポートできるように設計されています。この ADC 入力の −3 dB 帯域幅は 2 GHz です。AD9697 は、広い入力帯域幅、高サンプリング・レート、優れた直線性、ロー・パワーを小型パッケージで実現できるように最適化されています。

ADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADC の入力は広帯域幅になっており、サポートされている多様な入力範囲から選択できます。電圧リファレンスを内蔵しているので設計が容易になります。アナログ入力とクロック信号は差動入力です。ADC のデータ出力は内部でクロスバー・マルチプレクサを通して 4 つのデジタル・ダウンコンバータ（DDC）に接続されています。各 DDC は 48 ビット周波数変換器（数値制御発振器（NCO））とデシメーション・フィルタの複数の信号処理段が接続された構成になっています。NCO では最大 16 のプリセット帯域を汎用入出力（GPIO）ピンで選択できるほか、コヒーレントな高速周波数ホッピング・メカニズムを帯域選択に利用できます。DDC モード間の AD9697 の動作はシリアル・ポート・インターフェース（SPI）プログラマブル・プロファイルを介して選択可能です。

AD9697 は DDC ブロックの他に、通信用レシーバー内に自動ゲイン制御（AGC）機能を簡素化する複数の機能を備えています。プログラマブル閾値検出器では、ADC のレジスタ 0x0245 の高速検出コントロール・ビットを使って入力信号電力をモニタリングすることができます。入力信号レベルがプログラマブルな閾値を超えると、高速検出インジケータがハイ・レベルになります。この閾値インジケータは遅延が小さいため、短時間でシステム・ゲインを下げて ADC 入力のオーバーレンジ状態を回避することができます。AD9697 は、高速検出出力に加え、信号モニタリング機能も備えています。信号モニタリング・ブロックは、ADC でデジタル化される信号に関する追加情報を提供します。

サブクラス 1 JESD204B に基づく高速シリアル出力は、DDC の構成と受信ロジック・デバイスの許容レーン・レートに応じて、1 レーン、2 レーン、4 レーンのいずれかのレーン構成にすることができます。マルチデバイス同期は、SYSREF± と SYNCINB± 入力ピンを通してサポートされています。

AD9697 には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらの機能はすべて 3 線式 SPI か PDWN/STBY ピンを使ってプログラムできます。

AD9697 は 64 ピンの無鉛 LFCSP パッケージを採用し、−40°C ～ +105°C のジャンクション温度（TJ）範囲で仕様規定されています。この製品は 1 つ以上の米国の特許または国際特許によって保護されている可能性があります。

このデータシートでは、複数機能を持つピン、FD/GPIO1 は、全機能を表すピン名で表記するか、あるいは特定の機能のみが該当するところでは FD のようにピンの 1 つの機能で表記しています。

製品のハイライト

1. 低消費電力
2. 最大16Gbps の JESD204B 対応レーン・レート
3. フルパワー帯域幅が広く、最大 2 GHz までの信号の中間周波数（IF）サンプリングに対応
4. バッファ入力により、フィルタの設計と実装が容易
5. 内蔵の4個の広帯域デシメーション・フィルタとNCOブロックにより、マルチバンド・レシーバーをサポート
6. プログラマブルな高速オーバーレンジ検出
7. システム温度管理用のオンチップ温度ダイオード

アプリケーション

• 通信
• ダイバーシティ・マルチバンド, マルチモード・デジタル・レシーバー 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE
• 汎用ソフトウェア無線
• 超広帯域衛星レシーバー
• 計測器
  • オシロスコープ
  • スペクトラム・アナライザ
  • ネットワーク・アナライザ
  • 統合型 RF テスト・ソリューション
• レーダー
• 電子支援手段（ESM）、電子対抗手段（ECM）、対電子妨害対抗手段（ECCM）
• 高速データ・アクイジション・システム
• DOCSIS 3.0 CMTS アップストリーム・レシーバー・パス
• ファイバ／同軸ハイブリッド型デジタル・リバース・パス・レシーバー
• 広帯域デジタル・プリディストーション

AD9135/AD9136はデュアル、11/16ビット、高ダイナミックレンジのD/Aコンバータ（DAC）で、サンプル・レートが最大2800MSPSなので非常に広い帯域にわたってマルチキャリア生成を可能にします。DAC出力は、ADRF6720とともに他のアナログ・デバイセズ製アナログ直交変調器（AQM）とシームレスにインターフェースできるように最適化されています。オプションの3線あるいは4線のシリアル・ポート・インターフェース（SPI）は、多くの内部パラメータのプログラミング／リードバックに使われます。フルスケール出力電流は13.9mA（typ）～27.0mA（typ）の範囲にわたってプログラムすることができます。AD9135/AD9136は88ピンLFCSPパッケージを採用しています。

製品のハイライト

1. 2GHz以上の非常に広い複素信号帯域幅は最新の広帯域マルチバンドのワイヤレス･アプリケーションを可能にします。
2. 高度な低スプリアスおよび低歪みの設計技術により、ベースバンドから高中間周波数までの広帯域信号の高品質な合成が可能です。
3. JESD204Bサブクラス1の支援により、ハードウェア設計およびソフトウェア設計で複数チップの同期が簡素化されます。
4. シリアライザ／ディシリアライザ（SERDES）のJESD204Bに準拠した8レーンインターフェース使用のデータ・インターフェース幅でピン数が少ない。
5. プログラマブルな送信イネーブル機能を使うと、消費電力とウェークアップ時間との間のバランスを容易に設計できます。
6. 12mm×12mmフットプリントの小型パッケージ・サイズ。

アプリケーション

• ワイヤレス通信
  
  • 3G/4G W-CDMA基地局
  • 広帯域リピーター
  • ソフトウェア定義無線
• 広帯域通信
  
  • ポイントtoポイント
  • ローカル・マルチポイント・ディストリビューション・サービス（LMDS）と
    マルチチャンネル・マルチポイント・ディストリビューション・サービス（MMDS）
• ダイバーシティ送信、複数入力／複数出力（MIMO）
• 計測機器
• 自動テスト装置

AD9135/AD9136はデュアル、11/16ビット、高ダイナミックレンジのD/Aコンバータ（DAC）で、サンプル・レートが最大2800MSPSなので非常に広い帯域にわたってマルチキャリア生成を可能にします。DAC出力は、ADRF6720とともに他のアナログ・デバイセズ製アナログ直交変調器（AQM）とシームレスにインターフェースできるように最適化されています。オプションの3線あるいは4線のシリアル・ポート・インターフェース（SPI）は、多くの内部パラメータのプログラミング／リードバックに使われます。フルスケール出力電流は13.9mA（typ）～27.0mA（typ）の範囲にわたってプログラムすることができます。AD9135/AD9136は88ピンLFCSPパッケージを採用しています。

製品のハイライト

1. 2GHz以上の非常に広い複素信号帯域幅は最新の広帯域マルチバンドのワイヤレス･アプリケーションを可能にします。
2. 高度な低スプリアスおよび低歪みの設計技術により、ベースバンドから高中間周波数までの広帯域信号の高品質な合成が可能です。
3. JESD204Bサブクラス1の支援により、ハードウェア設計およびソフトウェア設計で複数チップの同期が簡素化されます。
4. シリアライザ／ディシリアライザ（SERDES）のJESD204Bに準拠した8レーンインターフェース使用のデータ・インターフェース幅でピン数が少ない。
5. プログラマブルな送信イネーブル機能を使うと、消費電力とウェークアップ時間との間のバランスを容易に設計できます。
6. 12mm×12mmフットプリントの小型パッケージ・サイズ。

アプリケーション

• ワイヤレス通信
  
  • 3G/4G W-CDMA基地局
  • 広帯域リピーター
  • ソフトウェア定義無線
• 広帯域通信
  
  • ポイントtoポイント
  • ローカル・マルチポイント・ディストリビューション・サービス（LMDS）と
    マルチチャンネル・マルチポイント・ディストリビューション・サービス（MMDS）
• ダイバーシティ送信、複数入力／複数出力（MIMO）
• 計測機器
• 自動テスト装置

1. 1GHz以上の非常に広い複素信号帯域幅は最新の広帯域マルチバンドのワイヤレス･アプリケーションを可能にします。
2. 高度な低スプリアスおよび低歪みの設計技術により、ベースバンドから高中間周波数までの広帯域信号の高品質な合成が可能です。
3. JESD204Bサブクラス1の支援により、ハードウェア設計およびソフトウェア設計で複数チップの同期が簡素化されます。
4. シリアライザ／ディシリアライザ（SERDES）のJESD204Bに準拠した8レーンインターフェース使用のデータ・インターフェース幅でピン数が少ない。
5. プログラマブルな送信イネーブル機能を使うと、消費電力とウェークアップ時間との間のバランスを容易に設計できます。
6. 12mm×12mmフットプリントの小型パッケージ・サイズ

• ワイヤレス通信
  3G/4G W-CDMA基地局
  広帯域リピーター
  ソフトウェア定義無線ワイヤレス
• 広帯域通信
  ポイントtoポイント
  ローカル・マルチポイント・ディストリビューション・サービス（LMDS）／マルチチャンネル・マルチポイント・ディストリビューション・サービス（MMDS）
• ダイバーシティ送信、複数入力／複数出力（MIMO）
• 計測機器
• 自動テスト装置

AD9152はデュアル、16ビット、高ダイナミックレンジのD/Aコンバータ（DAC）で、サンプル・レートが最高2.25 GSPSなのでナイキスト周波数までのマルチキャリア生成を可能にします。DAC出力は、アナログ・デバイセズ製アナログ直交変調器（AQM）のADRF6720とシームレスにインターフェースできるように最適化されています。オプションの3線あるいは4線のシリアル・ポート・インターフェース（SPI）は、多くの内部パラメータのプログラミング / リードバックに使われます。出力フルスケール電流は、4 mA～20 mAの範囲で設定できます。AD9152は56ピンLFCSPパッケージを採用しています。AD9152はTxDAC+^®ファミリーの1つです。 

製品のハイライト

1. 信号帯域幅が超広範囲なので最新の広帯域マルチバンドのワイヤレス･アプリケーションに使用可能です。
2. 高度な低スプリアスおよび低歪みの設計技術により、ベースバンドから高い中間周波数の広帯域信号の高品質合成が可能です。
3. JESD204Bサブクラス1の支援により、ハードウェア設計およびソフトウェア設計で複数チップの同期が簡素化されます。
4. シリアライザ / ディシリアライザ（SERDES）のJESD204Bに準拠した4レーンインターフェース使用のデータ・インターフェース幅でピン数が少ない。
5. プログラマブルな送信イネーブル機能を使うと、消費電力とウェークアップ時間との間のバランスを容易に設計できます。
6. 8 mm × 8 mmフットプリントの小型パッケージ・サイズ
   
   

• ワイヤレス通信
  マルチキャリアLTE、GSM基地局
  広帯域リピーター
  ソフトウェア定義無線
• 広帯域通信
  ポイントtoポイント・マイクロ波無線
  LMDS/MMSD
• ダイバーシティ送信、複数入力 / 複数出力（MIMO）
• 計測機器
• 自動テスト装置

最大2.4GSPSのサンプル・レートを提供するクワッド、16ビット、高ダイナミックレンジD/Aコンバータ（DAC）のAD9154は、ベースバンド・モードでナイキスト周波数までのマルチキャリアの発生を可能にします。この製品は、ダイレクト・コンバージョン伝送アプリケーションに最適化されており、コンプレックス・デジタル変調、入力信号パワー検出器、ゲインおよびオフセット補正機能が含まれています。DAC出力は、アナログ・デバイセズの無線周波数直交変調器（AQMs）ADRF6720-27とシームレスにインターフェースできるように最適化されています。AD9154のDACはミックス・モードで2次ナイキスト領域と3次ナイキスト領域のキャリアを再生できます。シリアル・ポート・インターフェース（SPI）は、内部パラメータのプログラミング／リードバックに使われます。出力フルスケール電流は、4mA～20mAの範囲で設定できます。AD9154は88ピンLFCSPパッケージを採用しています。 

1. 超広範囲の信号帯域幅は最新の広帯域マルチバンドのワイヤレス･アプリケーションを可能にします。
2. 高度な低スプリアスおよび低歪みの設計技術により、ベースバンドから高中間周波数までの広帯域信号の高品質な合成が可能です。
3. JESD204Bサブクラス1の支援により、複数チップの同期が簡素化されます。
4. 12mm×12mmフットプリントの小型パッケージ・サイズ。 

• ワイヤレス通信
  マルチキャリアLTE、GSM基地局
  広帯域リピーター
  ソフトウェア定義無線
• 広帯域通信
  ポイントtoポイント・マイクロ波無線
• ダイバーシティ送信、複数入力／複数出力（MIMO）
• 計測機器
• 自動テスト装置

AD9161 は高性能、11 ビット D/A コンバータ（DAC）で 6 GSPS までのデータ・レートをサポートします。DAC コアは 2 倍のインター・ポーレーション・フィルタを組みあわせたクワッド・スイッチ・アーキテクチャに基づいており、DAC の有効なアップデート・レートを一部のモードで 12 GSPS まで増加させることができます。高ダイナミック・レンジで広帯域なので、ほとんどの厳しい高速無線周波数（RF）DACのアプリケーションに適しています。 

ベースバンド・モードでは、広帯域と高ダイナミック・レンジの組み合わせにより、最小 2 種類のキャリアから 1.794 GHz のフルの最大スペクトラムまでの DOCSIS 3.1 ケーブル・インフラストラクチャをサポートします。2x インターポレーション・フィルタ（FIR85）により、AD9161/AD9162 のデータ・レートとコンバータのクロック駆動を低く設定して、システム全体の電力を低減しフィルタに対する要求を軽減することができます。ミックス・モード動作では、AD9161/AD9162 は 2nd と 3rd ナイキスト領域で RF キャリアを最大 7.5 GHz まで再生でき、しかもその並外れてダイナミック・レンジを維持します。出力電流は 8 mA ～ 38.76 mA の範囲で設定することができます。AD9161/AD9162 のデータ・インターフェースは最大 8 レーンの JESD204B シリアライザ／ディシリアライザ（SERDES）で構成されており、アプリケーションに柔軟に対応できるようにレーン速度、レーン数を設定できます。 

シリアル・ペリフェラル･インターフェース（SPI）は、AD9161/AD9162を構成したり、全レジスタのステータスをモニタしたりするために使われます。AD9161/AD9162は 165 ボール、8.0 mm ｘ 8.0 mm、0.5 mm ピッチ、CSP_BGA パッケージと 169 ボール、11 mm ｘ 11 mm、0.8 mm ピッチ、CSP_BGA パッケージを採用しておりAD9162には有鉛ボールのオプションもあります。 

製品のハイライト

1. 高ダイナミック・レンジで、信号再生帯域幅は最大 7.5 GHz までの RF 信号合成をサポート。
2. レーン数とレーン速度に関して柔軟性のある最大 8 レーンの JESD204B SERDES インターフェース。
3. DOCSIS 3.1 に余裕をもって適合する帯域幅とダイナミック・レンジ。

• ブロードバンド通信システム
  
  • DOCSIS 3.1 ケーブル・モデム終端システム（CMTS）／ビデオ・オン・デマンド（VOD）／エッジ直交振幅変調（EQAM）
• ワイヤレス通信インフラストラクチャ
  
  • W-CDMA、LTE、LTE-A、ポイント to ポイント
• 計測器、自動テスト装置（ATE）
• レーダーと妨害装置

AD9162 は高性能、16 ビット D/A コンバータ（DAC）で 6 GSPS までのデータ・レートをサポートします。DAC コアは 2 倍のインター・ポーレーション・フィルタを組み合わせたクワッド・スイッチ・アーキテクチャに基づいており、DAC の有効なアップデート・レートを一部のモードで 12 GSPS まで増加させることができます。高ダイナミック・レンジで広帯域なので、ほとんどの厳しい高速無線周波数（RF）DACのアプリケーションに適しています。 

ベースバンド・モードでは、広帯域と高ダイナミック・レンジの組み合わせにより、最小 2 種類のキャリアから 1.794 GHz のフルの最大スペクトラムまでの DOCSIS 3.1 ケーブル・インフラストラクチャをサポートします。2x インターポレーション・フィルタ（FIR85）により、AD9161/AD9162 のデータ・レートとコンバータのクロック駆動を低く設定して、システム全体の電力を低減しフィルタに対する要求を軽減することができます。ミックス・モード動作では、AD9161/AD9162 は 2nd と 3rd ナイキスト領域で RF キャリアを最大 7.5 GHz まで再生でき、しかもその並外れてダイナミック・レンジを維持します。出力電流は 8 mA ～ 38.76 mA の範囲で設定することができます。AD9161/AD9162 のデータ・インターフェースは最大 8 レーンの JESD204B シリアライザ／ディシリアライザ（SERDES）で構成されており、アプリケーションに柔軟に対応できるようにレーン速度、レーン数を設定できます。 

シリアル・ペリフェラル･インターフェース（SPI）は、AD9161/AD9162 を構成したり、全レジスタのステータスをモニタしたりするために使われます。AD9161/AD9162 は 165 ボール、8.0 mm ｘ 8.0 mm、0.5 mm ピッチ、CSP_BGA パッケージと 169 ボール、11 mm ｘ 11 mm、0.8 mm ピッチ、CSP_BGA パッケージを採用しており、有鉛ボールのオプションもあります。 

製品のハイライト

1. 高ダイナミック・レンジで、信号再生帯域幅は最大 7.5 GHz までの RF 信号合成をサポート
2. レーン数とレーン速度に関して柔軟性のある最大 8 レーンの JESD204B SERDES インターフェース
3. DOCSIS 3.1 に余裕をもって適合する帯域幅とダイナミック・レンジ

• ブロードバンド通信システム
  
  • DOCSIS 3.1 ケーブル・モデム終端システム（CMTS）／ビデオ・オン・デマンド（VOD）／エッジ直交振幅変調（EQAM）
• ワイヤレス通信インフラストラクチャ 
  
  • W-CDMA、LTE、LTE-A、ポイント to ポイント
• 計測器、自動テスト装置（ATE）
• レーダーと妨害装置

AD9163は高性能、16ビットD/A コンバータ（DAC）で6 GSPSまでのデータ・レートをサポートします。DACコアは2倍のインターポレーション・フィルタを組みあわせたクワッド・スイッチ・アーキテクチャに基づいており、DACの有効な更新レートを一部のモードで12GSPSまで増加させることができます。高ダイナミック・レンジで広帯域なので、このDACはほとんどの厳しい高速無線周波数（RF）DACアプリケーションに適しています。

AD9163は優れたRF性能とディープ・インターポレーション・レートにより、MC-GSM、 W-CDMA、 LTE、LTE-Aなど多くのワイヤレス・インフラストラクチャ・アプリケーションに使用できます。また、最大1 GHzの広帯域幅、複素型NCO、デジタル・アップ・コンバータによりワイアレス・インフラストラクチャ信号のデュアル・バンド／トリプル・バンドのダイレクトRF合成を可能にし、高価なアナログ・アップ・コンバータを削減できます。

広アナログ帯域と高ダイナミック・レンジの組み合わせにより、最小 1 種類のキャリアから 1 GHz の信号帯域までの DOCSIS 3.1 ケーブル・インフラストラクチャをサポートするので、集合住宅(MDU)向けケーブル・アプリケーションに最適です。2xインターポレーション・フィルタ（FIR85）により、AD9163のデータ・レートとコンバータのクロック駆動を低く設定して、システム全体の電力を低減しフィルタに対する要求を軽減する事ができます。ミックス・モード動作では、AD9163は2ndと3rdナイキスト領域でRFキャリアを最大7.5GHzまで再生でき、しかもその並外れてダイナミック・レンジを維持します。出力電流は8 mA ～ 38.76 mAの範囲で設定することができます。AD9163 のデータ・インターフェースは最大8レーンのJESD204B シリアライザ／ディシリアライザ（SERDES）で構成されており、アプリケーションに柔軟に対応できるようにレーン速度、レーン数を設定できます。

シリアル・ペリフェラル･インターフェース（SPI）は、AD9163を構成したり、全レジスタのステータスをモニタしたりするために使われます。AD9163 は169ボール、11 mm × 11 mm、0.8 mm ピッチ CSP_BGA パッケージを採用しています。

製品のハイライト

1. 高ダイナミック・レンジで、信号再生帯域幅は最大 7.5 GHz までの RF 信号合成をサポート
2. レーン数とレーン速度に関して柔軟性のある最大 8 レーンの JESD204B SERDES インターフェース
3. マルチバンド・ワイヤレス通信規格に余裕をもって適合する帯域幅とダイナミック・レンジ。

アプリケーション

• ブロードバンド通信システム
  
  • DOCSIS 3.1 ケーブル・モデム終端システム（CMTS）／ビデオ・オン・デマンド（VOD）／エッジ直交振幅変調（EQAM）
• ワイヤレス通信インフラストラクチャ
  
  • MC-GSM、W-CDMA、LTE、LTE-A、ポイントtoポイント

AD9164は高性能、16ビットD/A コンバータ（DAC）とDDS（ダイレクト・デジタル・シンセサイザ）で6 GSPSまでの更新レートをサポートします。DACコアは2倍のインターポレーション・フィルタを組みあわせたクワッド・スイッチ・アーキテクチャに基づいており、DACの有効な更新レートを一部のモードで12GSPSまで増加させることができます。高ダイナミック・レンジで広帯域なので、ほとんどの厳しい高速無線周波数（RF） のアプリケーションに適しています。

DDSは32の32ビット数値制御発振器（NCO）で構成されており、それぞれは位相アキュームレータを備えています。

100 MHzのシリアル・ペリフェラル・インターフェース （SPI） と高速ホップ・モードを組み合わせによって、位相コーヒーレントな高速周波数ホッピング（FFH）が可能になり、複数のモードを使い各種のアプリケーションをサポートします。

ベースバンド・モードでは、広アナログ帯域と高ダイナミック・レンジの組み合わせにより、最小1種類のキャリアから1.791 GHzのフルの最大スペクトラムまでの信号帯域のDOCSIS 3.1 ケーブル・インフラストラクチャをサポートします。2xインターポレーション・フィルタ（FIR85）により、AD9164のデータレートとコンバータのクロック駆動を低く設定して、システム全体の電力を低減しフィルタに対する要求を軽減する事ができます。ミックス・モード動作では、AD9164は2ndと3rdナイキスト領域でRFキャリアを最大7.5GHzまで再生でき、しかもその並外れてダイナミック・レンジを維持します。出力電流は8 mA～38.76 mAの範囲で設定することができます。AD9164のデータ・インターフェースは最大8レーンのJESD204B シリアライザ／ディシリアライザ（SERDES）で構成されており、アプリケーションに柔軟に対応できるようにレーン速度、レーン数を設定できます。

SPIインターフェースは、AD9164を構成したり、全レジスタのステータスをモニタしたりするために使われます。AD9164は165ボール、8 mm ｘ 8 mm、 0.5 mm ピッチ、CSP_BGA パッケージと 169ボール、11 mm ｘ 11 mm、0.8 mm ピッチ、CSP_BGA パッケージを採用しており、有鉛ボールのオプションもあります。

製品のハイライト

1. 高ダイナミック・レンジで、信号再生帯域幅は最大 7.5 GHz までの RF 信号合成をサポート
2. レーン数とレーン速度に関して柔軟性のある最大 8 レーンの JESD204B SERDES インターフェース
3. DOCSIS 3.1コンプライアンスおよびマルチバンド・ワイヤレス通信規格に余裕をもって適合する帯域幅とダイナミック・レンジ。

• ブロードバンド通信システム
• DOCSIS 3.1 ケーブル・モデム終端システム（CMTS）／ビデオ・オン・デマンド（VOD）／エッジ直交振幅変調（EQAM）
• ワイヤレス通信インフラストラクチャ
• W-CDMA、 LTE、 LTE-A、ポイントtoポイント

AD9172 は、最大 12.6 GSPS の DAC サンプル・レートに対応する高性能デュアル 16 ビット D/A コンバータ（DAC）です。15 GSPS の 8 レーン JESD204B データ入力ポート、高性能オンチップ DAC クロック逓倍器に加えて、シングルバンドおよびマルチバンドのダイレクトto無線周波数（RF）ワイヤレス・アプリケーションをターゲットとしたデジタル信号処理機能を特長としています。

AD9172 には、RF DAC あたり 3 つのバイパス可能な複合データ入力チャンネルが搭載されています。各データ入力チャンネルには、マルチバンド周波数計画を柔軟に作成できるように、構成可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器（NCO）が備わっています。1 入力チャンネルあたり最大 1.5 GSPS の複合データ・レートに対応するほか、複数の複合入力データ・ストリーム（1.5 GSPS の最大複合データ・レートまで）を集約できます。また、AD9172はチャネライザをバイパスする超広帯域幅モードをサポートし、3.08 GSPS（16 ビット分解能）と 4.1 GSPS（12 ビット分解能）までの最大データ・レートを提供します。

AD9172 は 144 ボール BGA_ED パッケージで提供されます。

1. 1.5 GSPS の最大複合入力データ・レートで、RF DAC あたり 3 つのバイパス可能な複合データ入力チャンネルにより、シングルバンドとマルチバンドのワイヤレス・アプリケーションをサポートします。入力チャンネルごとに 1 つの独立 NCO を備えています。
2. 超広帯域幅チャンネル・バイパス・モードで、最大 3 GSPS（16 ビット分解能）と 4 GSPS（12 ビット分解能）のデータ・レートに対応します。
3. 低消費電力のデュアル・コンバータによって、高帯域幅のマルチチャンネル・アプリケーションに必要な消費電力を削減します。

• ワイヤレス通信インフラストラクチャ
  • マルチバンド基地局無線
  • マイクロ波／E バンド・バックホール・システム
• 計測器、自動試験装置（ATE）
• レーダーと電波妨害装置

AD9173 は、最高 12.6 GSPS の DAC サンプル・レートをサポートする高性能デュアル 16 ビット D/A コンバータ（DAC）です。15.4 Gbps の 8 レーン JESD204B データ入力ポート、高性能オンチップ DAC クロック逓倍器に加えて、DC ～ 無線周波数（RF）のシングルバンドとマルチバンドのワイヤレス・アプリケーションを対象としたデジタル信号処理機能を特徴としています。

AD9173 には、RF DAC あたり 3 つのバイパス可能な複合データ入力チャンネルが搭載されています。各データ入力チャンネルには、構成可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器（NCO）が備わっているため、柔軟なマルチバンド周波数計画を行うことができます。入力チャンネルあたり最大 1.54 GSPS の複合データ・レートがサポートされているほか、複数の複合入力データ・ストリーム（1.54 GSPS の最大複合データ・レートまで）を集約できます。また、AD9173 ではチャネライザーをバイパスする超広帯域幅モードがサポートされ、3.08 GSPS（16 ビット・シリアライザ／デシリアライザ（SERDES）パッキングを使用する 11 ビット分解能）と、3.4 GSPS（12 ビット SERDES パッキングを使用する 11 ビット分解能）までの最大データ・レートを提供します。

AD9173 は 144 ボール BGA_ED パッケージを採用しています。

アプリケーション

• ワイヤレス通信インフラストラクチャ
  • マルチバンド基地局無線
  • マイクロ波／E バンド・バックホール・システム
• 計測器、ATE（自動試験装置）

製品のハイライト

1. 11 ビット分解能の 1.54 GSPS と 16 ビット分解能の 1.23 GSPS の最大複合入力データ・レートで、RF DAC あたり 3 つのバイパス可能な複合データ入力チャンネルを搭載。シングルバンドとマルチバンドのワイヤレス・アプリケーションをサポートします。入力チャンネルあたり 1 つの独立 NCO が備わっています。
2. 超広帯域幅チャンネル・バイパス・モードで、最大 11 ビット分解能、16 ビット SERDES パッキングの 3.08 GSPS データ・レートと、11 ビット分解能、12 ビット SERDES パッキングの 3.4 GSPS データ・レートをサポートします。
3. ロー・パワー・デュアル・コンバータによって、高帯域幅のマルチチャンネル・アプリケーションで必要な消費電力を削減できます。

AD9174は、最大12.6GSPSのDACサンプル・レートをサポートする高性能なデュアル16ビットD/Aコンバータ（DAC）です。15.4Gbpsの8レーンJESD204Bデータ入力ポート、高性能オンチップDACクロック逓倍器に加えて、DC～無線周波数（RF）のシングルバンドとマルチバンドのワイヤレス・アプリケーションを対象としたデジタル信号処理機能を特徴としています。

AD9174には、RF DACデータパスあたり3つの複素データ入力チャンネルが搭載されています。各入力チャンネルは完全にバイパス可能です。各データ入力チャンネル（またはチャネライザ）は、設定変更可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器（NCO）を備えているので、マルチバンド周波数の設計を柔軟に行えます。AD9174は、最大3.08GSPS複素数（同相／直角位相（I/Q））または6.16GSPS非複素数（リアル）までの入力データ・レートがサポートされている他、個々の処理に割り当てられたチャンネルに対する乗算複素数入力データストリームを配分する機能があります。3つのチャネライザの各グループは、必要であれば、追加処理のため各主データパスに集計されます。各メイン・データパスでは、RF DACコアの前に、1個のインターポレーション・フィルタと1個の48ビット・メインNCOが備わっています。変調器スイッチを使用すると、主データパスのアウトプットは、単一DACとして動作するDAC0か、デュアル中間周波数DAC（IF DAC）として動作するDAC0およびDAC1のどちらかに転送されます。

また、AD9174ではチャネライザをバイパスする超広帯域幅データ・レート・モードがサポートされ、主データパスは、単一16ビットDACとしては最大6.16 GSPS、デュアル16ビットDACとしては最大3.08 GSPS、デュアル12ビットDACとしては最大4.1 GSPSのデータ・レートを提供します。

更に、AD9174の主NCOブロックスは31式の32ビットNCOがあり、それぞれ独立した位相アキュムレータを備えています。NCOをプログラムする80 MHzのシリアル周辺機器インターフェース（SPI）を組み合わせることで、動作中にNCO周波数が連続的に調整されるアプリケーションにta対しフェーズ・コヒーレントおよび高速周波数ホッピングを可能にします。

AD9174は144ボールBGA_EDパッケージを採用しています。

アプリケーション

• ワイヤレス通信インフラストラクチャ
  
  • マルチバンド基地局無線
  • マイクロ波／Eバンド・バックホール・システム
• 計測器、自動試験装置（ATE）
• レーダーと電波妨害装置

製品のハイライト

1. 低消費電力のマルチチャンネル、デュアルDAC設計により、高帯域幅アプリケーションやマルチチャンネル・アプリケーションにおいて、性能を維持しながら消費電力を削減できます。
2. RF DACあたり3つのバイパス可能な複素データ入力チャンネルを使用するか、内蔵変調器スイッチを用いる場合は2つのメイン・データパスを2つの広帯域複素データ・チャンネルとして使用する構成により、シングルバンドとマルチバンドのワイヤレス・アプリケーションをサポートします。
3. 最大複素データ・レート（IまたはQあたり）は、16ビット分解能で最大3.08GSPS、12ビット分解能で最大4.1GSPSです。AD9174はデュアルDACとして構成することも可能で、各DACは独立したJESD204Bリンクを介して前述のデータ・レートで動作します。
4. 超広帯域幅のシングルDACモードにより、16ビットの分解能で最大6.16GSPSまでのデータ・レートをサポートします。

AD9175は、最大12.6GSPSのDACサンプル・レートをサポートする高性能なデュアル16ビットD/Aコンバータ（DAC）です。15.4Gbpsの8レーンJESD204Bデータ入力ポート、高性能オンチップDACクロック逓倍器に加えて、DC～無線周波数（RF）のシングルバンドとマルチバンドのワイヤレス・アプリケーションを対象としたデジタル信号処理機能を特徴としています。

AD9175には、RF DAC複素データあたり3つの複合データ入力チャンネルが搭載されています。各入力チャンネルは完全にバイパス可能です。各データ入力チャンネル（またはチャネライザ）は、設定変更可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器（NCO）を備えているので、マルチバンド周波数の設計を柔軟に行えます。AD9175は、最大3.08GSPS複素数（同相／直角位相（I/Q））または最大3.4GSPS非複素数（実数）の入力データ・レートがサポートされている他、個々の処理に割り当てられたチャンネルに対して複数の複素数入力データ・ストリームを配分する機能があります。3つのチャネライザの各グループは、必要に応じて追加処理のため各メイン・データパスに集計されます。各メイン・データパスでは、RF DACコアの前に、1個のインターポレーション・フィルタと1個の48ビット・メインNCOが備わっています。変調器スイッチを使用すると、メイン・データパスの出力を、DAC0だけに転送して単一DACとして動作させることも、DAC0およびDAC1の両方に転送してデュアル中間周波数DAC（IF DAC）として動作させることもできます。

また、AD9175は超広帯域幅データ・レート・モードもサポートしており、チャネライザとメイン・データパスをバイパスし、デュアル11ビットDACとして最大データ・レート3.4GSPSを提供できます。

AD9175は144ボールBGA_EDパッケージを採用しています。

アプリケーション

• ワイヤレス通信インフラストラクチャ
  
  • マルチバンド基地局無線
  • マイクロ波／Eバンド・バックホール・システム
• 計測器、ATE（自動試験装置）
• レーダーと電波妨害装置

製品のハイライト

1. 低消費電力のマルチチャンネル・デュアルDAC設計により、高帯域幅アプリケーションやマルチチャンネル・アプリケーションにおいて、性能を維持しながら消費電力を削減できます。
2. RF DACごとに3チャンネルのバイパス可能な複素データ・チャンネルによって、シングルバンドおよびマルチバンドのワイヤレス・アプリケーションをサポート、あるいは内蔵変調器スイッチを使用するときに2つのメイン・データパスを2つの広帯域複素データ・チャンネルとして使う構成をサポートします。
3. 最大複素データ・レート（IまたはQあたり）は、11ビット分解能で最大3.08GSPS、16ビット分解能で最大1.23GSPSです。また、AD9175はデュアルDACとして構成可能で、各DACは個別のJESD204Bリンクを通して前述のデータ・レートで動作することができます。
4. 超広帯域幅のシングルDACモードでは、11ビット分解能で12ビットSERDESパッキングの場合、3.4GSPSの最大データ・レートがサポートされます。

AD9176は、最大12.6GSPSのDACサンプル・レートをサポートする高性能なデュアル16ビットD/Aコンバータ（DAC）です。15.4Gbpsの8レーンJESD204Bデータ入力ポート、高性能オンチップDACクロック逓倍器に加えて、DC～無線周波数（RF）のシングルバンドとマルチバンドのワイヤレス・アプリケーションを対象としたデジタル信号処理機能を特徴としています。

AD9176には、RF DACデータパスあたり3つの複素データ入力チャンネルが搭載されています。各入力チャンネルは完全にバイパス可能です。各データ入力チャンネル（またはチャネライザ）は、設定変更可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器（NCO）を備えているので、マルチバンド周波数の設計を柔軟に行えます。AD9176は、最大3.08GSPS複素数（同相／直角位相（I/Q））または最大6.16GSPS非複素数（実数）の入力データ・レートがサポートされている他、個々の処理に割り当てられたチャンネルに対して複数の複素数入力データ・ストリームを配分する機能があります。3つのチャネライザの各グループは、必要に応じて追加処理のため各メイン・データパスに集計されます。各メイン・データパスでは、RF DACコアの前に、1個のインターポレーション・フィルタと1個の48ビット・メインNCOが備わっています。変調器スイッチを使用すると、メイン・データパスの出力を、DAC0だけに転送して単一DACとして動作させることも、DAC0およびDAC1の両方に転送してデュアル中間周波数DAC（IF DAC）として動作させることもできます。

また、AD9176はチャネライザとメイン・データパスをバイパスできる超広帯域データ・レート・モードをサポートしており、シングル16ビットDACとして6.16GSPSまで、デュアル16ビットDACとして3.08GSPSまで、または、デュアル12ビットDACとして4.1GSPSまでの最大データ・レートを実現します。

AD9176は144ボールBGA_EDパッケージを採用しています。

アプリケーション

• ワイヤレス通信インフラストラクチャ
  
  • マルチバンド基地局無線
  • マイクロ波／Eバンド・バックホール・システム
• 計測器、ATE（自動試験装置）
• レーダーと電波妨害装置

製品のハイライト

1. 低消費電力のマルチチャンネル・デュアルDAC設計により、高帯域幅アプリケーションやマルチチャンネル・アプリケーションにおいて、性能を維持しながら消費電力を削減できます。
2. RF DACごとに3チャンネルのバイパス可能な複素データ・チャンネルによって、シングルバンドおよびマルチバンドのワイヤレス・アプリケーションをサポート、あるいは内蔵変調器スイッチを使用するときに2つのメイン・データパスを2つの広帯域複素データ・チャンネルとして使う構成をサポートします。
3. 16ビット分解能の3.08GSPSと12ビット分解能の4.1GSPSの最大複素データ・レート。また、AD9176はデュアルDACとして構成可能で、各DACは個別のJESD204Bリンクを通して前述のデータ・レートで動作することができます。
4. 16ビットの分解能で最大6.16GSPSまでのデータ・レートをサポートする超広帯域幅のシングルDACモード。

AD9177は、16ビットで最大サンプル・レートが12GSPSのRF D/Aコンバータ（DAC）コアを4つ内蔵した高集積デバイスで、最大8つのベースバンド・チャンネルをサポートできます。このデバイスは、広範な瞬時帯域幅の信号を処理するために広帯域のDACが必要なアプリケーションに最適です。このデバイスは、8レーン、24.75Gbps JESD204Cまたは15.5Gbps JESD204Bデータ・レシーバー（JRx）ポート、オンチップ・クロック逓倍器、デジタル信号処理（DSP）データパスを備えており、広帯域またはマルチバンドのダイレクトto RFアプリケーション、フェーズ・アレイ・レーダー・システム、および電子戦アプリケーションの複素信号の処理を行えます。DSPデータパスは、データ・レシーバー・ポートとDACコア間で直接接続できるようにバイパスできます。

ダイレクト・デジタル合成（DDS）アプリケーションでは、AD9177は、様々な周波数の複数のサイン波トーンを生成するためにデータ・レシーバー・ポートを使わず動作できます。4つの各粗調整デジタル・アップコンバータ（DUC）内のメインの数値制御発振器（NCO）ブロックには、1個の48ビットNCO、31個の32ビットNCOのバンクが含まれ、それぞれ独立した位相アキュムレータを備えています。同様に、受信データパスの各粗調整および微調整デジタル・ダウンコンバータ（DDC）内のメインNCOブロックには、粗調整DUCとDAC出力の前に処理するために送信データパスにループされる16個の48ビットNCOのバンクが含まれます。周波数ホッピングの汎用入出力（GPIO）コントロール、事前設定可能なプロファイル選択、SYSREF入力ポートを使用したNCOと一般的なトリガの同期機能を組み合わせたこのバンクによって、位相コヒーレントな高速周波数ホッピング（FFH）が実現し、複数のデバイスが同期されたり、動作中にNCO周波数が継続的に調整されたりするアプリケーションに対応できます。

アプリケーション

• ワイヤレス通信インフラストラクチャ
• マイクロ波のポイントtoポイント、Eバンド、および5Gミリ波
• 広帯域通信システム
• DOCSIS 3.1および4.0 CMTS
• フェーズド・アレイ・レーダーおよび電子戦
• 電子テストおよび計測システム

AD9081ミックスド・シグナル・フロントエンド（MxFE^®）は、16ビットで最大サンプル・レートが12GSPSのRF D/Aコンバータ（DAC）コアを4つと、12ビットで4GSPSのレートのRF A/Dコンバータ（ADC）コアを4つ内蔵した高集積デバイスです。広範な瞬時帯域幅の信号を処理するために広帯域のADCとDACが必要なアプリケーションに最適です。このデバイスは、24.75Gbps/レーンのJESD204C規格または15.5Gbps/レーンのJESD204B規格に対応する8つの送信レーンと8つの受信レーンを備えています。オンチップ・クロック逓倍器と、デジタル・シグナル・プロセッサ（DSP）機能を搭載し、広帯域またはマルチバンドのDC～RFアプリケーションを対象としています。DSPデータパスはバイパスできるので、コンバータ・コアとJESD204データ・トランシーバー・ポート間を直接接続することが可能です。更に、フェーズド・アレイ・レーダー・システムと電子戦アプリケーションを対象とした低遅延ループバック・モードと周波数ホッピング・モードも備えています。AD9081では2つのモデルが提供されています。4D4ACモデルは瞬時チャンネル帯域幅全域に対応しています。一方、4D4ABモデルはチャンネルあたり600MHzの最大瞬時帯域幅に対応しており、DSPを自動設定することで起動時の瞬時帯域幅を制限します。

アプリケーション

• ワイヤレス通信インフラストラクチャ
• マイクロ波のポイントtoポイント、Eバンド、および5Gミリ波
• 広帯域通信システム
• DOCSIS 3.1および4.0 CMTS
• フェーズド・アレイ・レーダーおよび電子戦
• 電子テストおよび計測システム

AD9082ミックスド・シグナル・フロント・エンド（MxFE^®）は、16ビットで最大サンプリング・レートが12GSPSのRF D/Aコンバータ（DAC）コア、および12ビットで最大サンプリング・レートが6GSPSのRF A/Dコンバータ（ADC）コアを内蔵した高集積デバイスです。広範な瞬時帯域幅の信号を処理するために広帯域のADCとDACが必要なアプリケーションに最適です。デバイスは8送信レーンと8受信レーンを備え、24.75Gbps/レーンのJESD204C規格または15.5Gbps/レーンのJESD204B規格に対応しています。また、オンチップ・クロック逓倍器とデジタル・シグナル・プロセッサ（DSP）機能を搭載し、広帯域またはマルチバンドのDC～RFアプリケーションを対象としています。DSPデータパスはバイパス可能なため、コンバータ・コアとJESD204B/Cデータ・トランシーバー・ポートの間を直接接続できます。更に、フェーズド・アレイ・レーダー・システムと電子戦アプリケーションに有用な、低遅延ループバック・モード、周波数ホッピング・モード、データパス・マルチプレクサ（mux）構成も使用できます。AD9082には2つのモデルがあります。4D2ACモデルは4個のDACと2個のADCに対応します。2D2ACモデルは2個のDACと2個のADCに対応します。

アプリケーション

• ワイヤレス通信インフラストラクチャ
• マイクロ波ポイントtoポイント、Eバンドおよび5Gミリ波
• 広帯域通信システム
• DOCSIS 3.1および4.0 CMTS
• フェーズド・アレイ・レーダーおよび電子戦
• 電子テストおよび計測システム

AD9371 は高度に集積化された広帯域 RF トランシーバで、デュアル・チャンネルのトランスミッタとレシーバ、集積化されたシンセサイザおよびデジタル信号処理回路を搭載しています。この IC は、FDD と TDD の両方のアプリケーションの 3G/4G ミクロおよびマクロ基地局の設備に求められる、高性能と低消費電力の様々な組み合わせを実現します。AD9371 は 300 MHz ～ 6000 MHz で動作し、認可および無認可のセルラ帯域のほとんどをカバーします。この IC は最大 100 MHz のレシーバ帯域幅をサポートします。また、オブザベーション・レシーバと最大 250 MHz の送信シンセシス帯域幅をサポートしており、デジタル補正アルゴリズムに対応します。 

トランシーバは、最高水準のノイズ指数と直線性を備えた広帯域直接変換信号経路で構成されています。レシーバとトランスミッタを一体化した各サブシステムは、DC オフセット補正回路、直交誤差補正回路、およびプログラマブル・デジタル・フィルタを内蔵しているため、デジタル・ベースバンドにこれらの機能は不要です。補助 A/D コンバータ（ADC）、補助 D/A コンバータ（DAC）、汎用入出力（GPIO）などのいくつかの補助機能を搭載しており、モニタリングや制御などの追加機能も提供します。 

2 つの入力を備えたオブザベーション・レシーバ・チャンネルを内蔵しており、各トランスミッタ出力をモニタし、干渉の軽減とキャリブレションのアプリケーションを実行します。このチャンネルは、種々の帯域の無線の使用率をモニタ可能な 3 つのスニファ・レシーバ入力にも接続されています。  

高速の JESD204B インターフェースは最大 6144 Mbps のレーン・レートをサポートします。トランスミッタ専用に 4 つのレーンがあり、レシーバ・チャンネルおよびオブザベーション・レシーバ・チャンネル専用に 4 つのレーンがあります。 

全機能内蔵のフェーズロック・ループ（PLL）は、トランスミッタ、レシーバ、オブザベーション・レシーバ、クロック・セクションに対して高性能で低消費電力のフラクショナル N 周波数シンセシスを提供します。注意深い設計とレイアウトの技術により、高性能基地局のアプリケーションに必要な絶縁が与えられます。電圧制御発振器（VCO）とループ・フィルタの全ての構成要素が内蔵されており、外付け部品数が最小限に抑えられています。 

AD9371 のコアに給電するには 1.3 V 電源を必要とし、標準 4 線式シリアル・ポートで制御します。別の電源により、適切なデジタル・インターフェース・レベルを与えて、トランスミッタと補助コンバータの性能を最適化します。AD9371 は、12 mm × 12 mm、196 ボールのチップ・スケール・ボール・グリッド・アレイ（CSP_BGA）パッケージを採用しています。  

アプリケーション

• 3G/4G ミクロおよびマクロ基地局（BTS）
• 3G/4G マルチキャリア・ピコセル
• FDD および TDD のアクティブ・アンテナ・システム
• マイクロ波非直接照準（NLOS）バックホール・システム

AD9375 は高度に統合化された広帯域 RF トランシーバで、デュアル・チャンネルのトランスミッタ（Tx）とレシーバ（Rx）、内蔵シンセサイザ、完全統合型デジタル・プリディストーション（DPD）アクチュエータおよびアダプテーション・エンジン、デジタル信号処理回路を搭載しています。この IC は、周波数分割複信（FDD）と時分割複信（TDD）の両方のアプリケーションの 3G/4G 小規模基地局および 大規模 MIMO（Multiple Input, Multiple Output）設備に求められる、高性能で低消費電力のさまざまな各種組み合わせを実現します。AD9375 は 300 MHz ～ 6000 MHz で動作し、認可および無認可のセルラ帯域のほとんどをカバーします。DPD アルゴリズムは、パワー・アンプ（PA）の特性（2 つの隣接 20 MHz キャリアなど）に応じて 40 MHz までの信号帯域幅のリニアライゼーションをサポートします。この IC は最大 100 MHz の Rx 帯域幅をサポートします。また、オブザベーション・レシーバ（ORx）帯域幅と Tx シンセシス帯域幅を最大 250 MHz までサポートしており、デジタル補正アルゴリズムに対応します。

トランシーバは、最高水準のノイズ指数と直線性を備えた広帯域ダイレクト・コンバージョン信号経路で構成されています。完全装置のRx と Tx の各サブシステムは、DC オフセット補正回路、直交誤差補正回路（QEC）、およびプログラマブル・デジタル・フィルタを内蔵しているため、デジタル・ベースバンドにこれらの機能は不要です。補助 A/D コンバータ（ADC）、補助 D/A コンバータ（DAC）、汎用入出力（GPIO）などのいくつかの補助機能を搭載しており、追加のモニタリングや制御機能を提供します。

2 つの入力を備えた ORx チャンネルを内蔵しており、各 Tx 出力をモニタし、キャリブレーションのアプリケーションを実行します。このチャンネルは、異なる帯域の無線使用率をモニタできる3 つのスニファ・レシーバ（SnRx）入力にも接続されています。

高速の JESD204B インターフェースは最大 6144 Mbps のレーン・レートをサポートします。トランスミッタ専用に 4 つのレーンがあり、レシーバ・チャンネルおよびオブザベーション・レシーバ・チャンネル専用に 4 つのレーンがあります。

全機能内蔵のフェーズロック・ループ（PLL）は、Tx、Rx、ORx、クロック回路に対して高性能で低消費電力のフラクショナル N 周波数シンセシスを提供します。高性能基地局のアプリケーションに要求されるアイソレージョンを得るには注意深い設計とレイアウト技術が求められます。電圧制御発振器（VCO）とループ・フィルタの全ての構成要素が内蔵されており、外付け部品数が最小限に抑えられています。

このデバイスにはPAのリニアライゼーションに使用される完全統合型、低消費電力 DPD アクチュエータおよび アダプテーション・エンジンが内蔵されています。DPD 機能によって、PA を高効率に 使用できるようになり、小規模基地局無線の消費電力を大幅に低減でき、それと同時にベースバンド・プロセッサとのインターフェース接続に必要な JESD204B レーンの数を削減できます。

AD9375 を駆動するには 1.3 V 電源が必要で、標準 4 線式シリアル・ポートで制御します。別の電源電圧を使う事により、適切なデジタル・インターフェース・レベルが得られ、トランスミッタと補助コンバータの性能が最適化されます。AD9375 は、12 mm × 12 mm、196 ボールのチップ・スケール・ボール・グリッド・アレイ（CSP_BGA）パッケージを採用しています。

• 3G/4G 小規模基地局（BTS）
• 3G/4G 大規模 MIMO／アクティブ・アンテナ・システム

AD9986は、16ビットで最大サンプル・レートが12GSPSのRF DACコアおよび12ビットでレートが6GSPSのRF ADCコアを内蔵した高集積デバイスです。AD9986は、4トランスミッタ、2レシーバー（4T2R）構成で4つのトランスミッタ・チャンネルと2つのレシーバー・チャンネルをサポートできます。AD9986は、デジタル・プリディストーション用に広帯域オブザベーション・レシーバー・パスを必要とする、アンテナが2本および4本のトランスミッタ・アプリケーションに適しています。シングル・チャンネル・モードでは、最大6GSPSの複合送受信データ・レートがサポートされています。送信および受信パスでサポートされている最大無線チャンネル帯域幅は、それぞれ1.2GHzおよび2.4GHzです（4T2R）。AD9986は、16レーンの24.75Gbps JESD204Cまたは15.5Gbps JESD204Bシリアル・データ・ポート、オンチップ・クロック逓倍器、マルチバンドのDC to RF無線アプリケーションを対象としたデジタル信号処理機能を特徴としています。

アプリケーション

• ワイヤレス通信インフラストラクチャ
• W-CDMA、LTE、LTE-A、Massive-MIMO
• マイクロ波のポイントtoポイント、Eバンド、および5Gミリ波
• 広帯域通信システム
• DOCSIS 3.1および4.0 CMTS
• 通信テストおよび計測システム

AD9988は、16ビットで最大サンプル・レートが12GSPSのRF D/Aコンバータ（DAC）コアを4つ、12ビットで4GSPSのレートのRF A/Dコンバータ（ADC）コアを4つ内蔵した高集積デバイスです。このデバイスは、4T4R構成で4つのトランスミッタ・チャンネルと4つのレシーバー・チャンネルをサポートできます。この製品は、レシーバー・モードとオブザベーション・モード間でレシーバー・パスを共有できる、アンテナが4本のTDDトランスミッタ・アプリケーションに適しています。GPIOピンは、異なるユーザ・モードをサポートするよう設定およびトグルできますが、位相コヒーレンシは維持されます。サンプル分解能16ビットで、4T4R構成でサポートされている最大無線チャンネル帯域幅は1.2GHzです。AD9988は、16レーンの24.75Gbps JESD204Cまたは15.5Gbps JESD204Bシリアル・データ・ポート（送受信リンクごとに最大8レーン）、オンチップ・クロック逓倍器、マルチバンドのDC to RF無線アプリケーションを対象としたデジタル信号処理機能を特徴としています。

アプリケーション

• ワイヤレス通信インフラストラクチャ
• W-CDMA、LTE、LTE-A、大規模なマルチ入力マルチ出力（MIMO）
• ポイントtoポイントのマイクロ波、Eバンド、および5Gミリ波
• 広帯域通信システム
• DOCSIS 3.0+ケーブル・モデム終端システム（CMTS）
• 通信テストおよび計測システム

ADRV9009は高度に集積化されたラジオ周波数（RF）アジャイル・トランシーバーで、デュアル・トランスミッタとレシーバー、集積化されたシンセサイザおよびデジタル信号処理回路を搭載しています。このICは、3Gと4Gのマクロ・セルTDD基地局のアプリケーションに要求される、高性能と低消費電力の様々な組み合わせを実現します。

受信パスは、最先端のダイナミック・レンジを持つ２つの独立、広帯域幅ダイレクト・コンバージョン・レシーバーで構成されています。この部品は、TDDアプリケーションの中で使用される広帯域幅の時間共有オブザベーション・パス・レシーバーもサポートします。全機能内蔵型レシーブ・サブシステムは、自動／マニュアル減衰制御、DC オフセット補正回路、直交誤差補正回路（QEC）、およびデジタル・フィルタリングを内蔵しているため、デジタル・ベースバンドにこれらの機能は不要です。PAとRFフロント・エンド制御用ADC、DACおよびGPIOといったいくつかの補助機能も内蔵されています。

自動AGCに加えて、柔軟性のある外部ゲイン制御モードも備えているため、システム・レベル・ゲインをダイナミックに設定する大幅な柔軟性を実現しています。

受信した信号は、固有のアンチエイリアシングを提供する4個の高ダイナミック・レンジ連続時間シグマ－デルタADCによってデジタル化されます。帯域外イメージ・ミクシングから影響を受けないダイレクト・コンバージョン・アーキテクチャの組合わせ、およびエイリアシングがないことで、従来のIFレシーバーに比べてRFフィルタの要件が緩和されます。

トランスミッタは、高い変調精度を例外的な低ノイズで実現する革新的なダイレクト・コンバージョン変調器を使用します。

観測パスは、最先端のダイナミック・レンジを持つ広帯域幅ダイレクト・コンバージョン・レシーバーで構成されています。

トランスミッタは、高い変調精度を例外的な低ノイズで実現する革新的なダイレクト・コンバージョン変調器を使用します。

全機能内蔵のフェーズロック・ループ（PLL）は、トランスミッタとレシーバー信号パスに対して高性能で低消費電力のフラクショナル N-RF 周波数シンセシスを提供します。追加のシンセサイザーは、コンバータ、デジタル回路およびシリアル・インターフェースに必要なクロックを発生します。高性能基地局のアプリケーションに必要な絶縁を与えるため、特別な予防策をとります。電圧制御発振器（VCO）とループ・フィルタの全ての構成要素が内蔵されています。

高速のJESD204Bインターフェースは、最大 12.288 Gbpsまでのレーン・レートをサポートし、トランスミッタ当たり２レーン、および最高広帯域幅モードではレシーバー当たり1レーンを実現します。インターフェースは、低帯域幅用にインターリーブ・モードもサポートしていて、高速データ・インターフェース・レーンの総数を1個に削減しています。固定小数点と浮動小数点両方のデータ・フォーマットをサポートしています。浮動小数点フォーマットは、内部AGCを復調器デバイスに見えないようにできます。フォーマットの詳細は、デバイス・ユーザ・ガイドの中にあります。

ADRV9009のコアは、1.3Vと1.8Vのレギュレータから直接給電でき、標準4線式シリアル・ポートで制御します。通常使用の消費電力を最小化するため、包括的パワーダウン・モードが含まれています。ADRV9009 は、12mm × 12mm、196 ボールのチップ・スケール・ボール・グリッド・アレイ（CSP_BGA）パッケージを採用しています。

• 3G/4G/5G TDD マクロ・セル基地局
• TDDのアクティブ・アンテナ・システム
• Massive MIMO
• フェーズド・アレイ・レーダー
• 電子戦
• 防衛用通信
• 携帯試験装置

受信パスは、最先端のダイナミック・レンジを持つ 2 つの独立、広帯域幅（BW）ダイレクト・コンバージョン・レシーバーで構成されています。各レシーブ・サブシステムは、自動と手動の減衰制御、DC オフセット補正回路、直交誤差補正回路（QEC）、およびデジタル・フィルタリングを内蔵しているため、デジタル・ベースバンドにこれらの機能は不要です。RF フロント・エンド制御機能の他、パワー・アンプ（PA）向け A/D コンバータ（ADC）、D/A コンバータ（DAC）、汎用入出力（GPIO）などのいくつかの補助機能も搭載しています。

ADRV9008-1 は、自動ゲイン制御（AGC）に加えて柔軟性のある外部ゲイン制御モードも備えているため、システム・レベル・ゲインをダイナミックに設定する大幅な柔軟性を実現しています。

受信した信号は、固有のアンチエイリアシングを提供する 4 個のダイナミック・レンジ連続時間シグマ－デルタ（Σ-Δ）ADC によってデジタイズされます。帯域外イメージ・ミクシングから影響を受けないダイレクト・コンバージョン・アーキテクチャの組み合わせ、およびエイリアシングがないことで、従来の中間周波数（IF）レシーバーに比べて RF フィルタの条件が緩和されます。

全機能内蔵のフェーズロック・ループ（PLL）は、レシーバー信号パスに対して高性能で低消費電力のフラクショナル N RF シンセシスを提供します。追加のシンセサイザーは、コンバータ、デジタル回路およびシリアル・インターフェースに必要なクロックを発生させます。マルチチップ同期メカニズムにより、複数の ADRV9008-1 チップ間で RF 局部発振器（LO）およびベースバンド・クロックの位相が同期します。高性能基地局のアプリケーションに必要な絶縁を与えるため、予防策をとります。電圧制御発振器（VCO）とループ・フィルタのすべての構成要素が内蔵されています。

高速の JESD204B インターフェースは、最大 12.288 Gbps までのレーン・レートをサポートし、最高広帯域幅モードでトランスミッタ当たり 2 レーンおよびレシーバー当たり 1 レーンを実現します。インターフェースは、低帯域幅用にインターリーブ・モードもサポートしていて、高速データ・インターフェース・レーンの総数を 1 個に削減しています。固定小数点と浮動小数点両方のデータ・フォーマットをサポートしています。浮動小数点フォーマットは、内部 AGC を復調器デバイスに見えないようにできます。

ADRV9008-1 のコアは、1.3 V と 1.8 V のレギュレータから直接給電でき、標準 4 線式シリアル・ポートで制御します。通常使用の消費電力を最小化するため、包括的なパワーダウン・モードが含まれています。ADRV9008-1 は、12 mm × 12 mm、196 ボールのチップ・スケール・ボール・グリッド・アレイ（CSP_BGA）パッケージを採用しています。

アプリケーション

• 3G、4G、5G FDD マクロセル基地局
• 広帯域アクティブ・アンテナ・システム
• Massive MIMO（Multiple Input, Multiple Output）
• フェーズド・アレイ・レーダー
• 電子戦
• 防衛用通信
• 携帯試験装置

ADRV9008-2 は高度に集積化された RF アジャイル送信サブシステムで、デュアル・チャンネル・トランスミッタ、オブザベーション・パス・レシーバー、集積化されたシンセサイザおよびデジタル信号処理回路を搭載しています。この IC は、2G、3G、4G のマクロセル基地局およびアクティブ・アンテナ・アプリケーションに求められる、高性能と低消費電力の様々な組み合わせを実現します。

トランスミッタは、マルチキャリア・マクロ基地局の品質性能と超低消費電力を実現する革新的なダイレクト・コンバージョン変調器を使用します。3G/4G モードでは、大信号帯域幅は最大 200 MHz です。インバンド SFDR が高くなる MC-GSM モードでは、大信号帯域幅は最大 75 MHz です。

観測パスは、最先端のダイナミック・レンジを持つ広帯域幅ダイレクト・コンバージョン・レシーバーで構成されています。全機能内蔵型のレシーブ・サブシステムは、DC オフセット補正回路、直交補正回路、およびデジタル・フィルタリング機能を内蔵しているため、デジタル・ベースバンドにこれらの機能は不要です。PA と RF フロント・エンド制御用 ADC、DAC および GPIO といったいくつかの補助機能も内蔵されています。

全機能内蔵のフェーズ・ロック・ループ（PLL）は、トランスミッタおよびレシーバー部に対して高性能で低消費電力のフラクショナル N RF 周波数シンセシスを提供します。追加のシンセサイザーを用いて、コンバータ、デジタル回路およびシリアル・インターフェースに必要なクロックを発生させます。高性能基地局のアプリケーションに必要な絶縁を与えるため、特別な予防策をとります。VCO とループ・フィルタのすべての構成要素が内蔵されています。

高速の JESD204B インターフェースは、最大 12.288 Gbps までのレーン・レートをサポートし、最高広帯域幅モードでトランスミッタ当たり 2 レーン、および最高広帯域幅モードでオブザベーション・パス・レシーバーに対して 2 レーンを実現します。

ADRV9008-2 のコアは、1.3 V と 1.8 V のレギュレータから直接給電でき、標準 4 線式シリアル・ポートで制御します。通常使用の消費電力を最小化するため、包括的パワーダウン・モードが含まれています。ADRV9008-2 は、12 mm × 12 mm、196 ボールのチップ・スケール・ボール・グリッド・アレイ（CSP_BGA）パッケージを採用しています。

AD9528は2段PLLで、複数デバイスの同期用にJESD204B SYSREF発生器を内蔵しています。1段目のフェーズ・ロック・ループ（PLL）（PLL1）は処理システム・クロックに存在するジッタを低減して入力リファレンスの調整を行います。2段目のPLL（PLL2）は、高周波クロックを提供しますが、クロック出力ドライバからのクロックは低内部ジッタ、低広域ノイズを実現します。満足な性能を得るために必要な位相ノイズとジッタに対する厳しい要求を実現するために、外部VCXOはPLL2に必要な低ノイズ・リファレンスを提供します。オンチップのVCOは、3.450GHz～4.025GHz間でチューニングできます。内蔵SYSREF発生器はPLL1とPLL2出力に同期した単一ショット、Nショット又は連続信号を出力して複数デバイスの時間を合わせます。

AD9528は最大周波数1.25GHzの6出力（Output 0 ～ Output 3、Output 12、Output 13）と最大周波数1GHzの８出力を生成します。各出力はPLL1、PLL2あるいは内部SYSREF発生器から直接出力するように設定できます。各14個の出力チャンネルには14個の出力全体のタイミングを一致させるための柔軟性を十分持たせるために粗いデジタル位相調整と微細なアナログ位相遅延回路が含まれています。AD9528は14個のデバイス・クロックそして / 又はSYSREF信号を分配するデュアル入力のフレキシブル・バッファとしても使用することができます。パワーアップ時、AD9528はパワーアップ・レディ・クロックとして機能するVCXO信号を直接Output 12とOutput 13に送ります。

このデータシートでは、2つの機能名を持つピンは、該当する方を用いてその機能を説明していることにご注意ください。

• 高性能ワイヤレス・トランシーバ
• LTEとマルチキャリアGSMのベース・ステーション
• ワイヤレスおよびブロードバンドのインフラストラクチャ
• 医療機器
• 高速なADC、DAC、DDS、DDC、DUC、MxFEのクロッキング；JESD204Bに対応
• 低ジッタ、低位相ノイズ・クロックの分配
• ATEと高性能計測機器

HMC7043 は、マルチキャリア GSM および LTE 基地局設計の要件を満たすように設計されており、広範なクロック管理と分配機能を提供し、ベースバンドと無線カードのクロック・ツリーの設計を簡素化します。

HMC7043 は 14 の設定可能な低ノイズ出力を備え、データ・コンバータ、局部発振器、送信／受信モジュール、フィールド・プログラマブル・ゲート・アレイ（FPGA）、デジタル・フロントエンド ASIC などの、ベース・トランシーバ・ステーション（BTS）システムの種々の構成要素に柔軟にインターフェースできます。HMC7043 は、JESD204B/JESD204C のインターフェース要件に準拠した最多 7 つの DCLK と SYSREF のクロック・ペアを生成することができます。

システム設計者は、DCLK と SYSREF のペアの数を減らして、残りの出力信号経路を個別の位相と周波数に設定することができます。DCLK と SYSREF の両方のクロック出力を、CML、LVDS、LVPECL、LVCMOS などの信号規格や様々なバイアス条件に対応するように設定できるため、様々なボードの挿入損失を調整することができます。

HMC7043 固有の機能の 1 つは、14 チャンネルそれぞれが柔軟な位相管理を個別に行うことです。14 チャンネル全てが、周波数と位相の両方を調整する機能を備えています。出力については、50 Ω または 100 Ω の内部および外部終端をオプションで設定することもできます。

HMC7043 デバイスは、複数の HMC7043 デバイスを確定的に同期させる（つまり、全てのクロック出力を同じエッジで開始させる）RF SYNC 機能を備えています。この動作は、ネストされた HMC7043 または SYSREF 制御ユニット／デバイダを確定的にリフェーズし、次いで、この新しい位相で出力デバイダを再起動することによって行われます。 

HMC7043 は、グラウンドに接続された露出パッドを備えた 48 ピン、7 mm × 7 mm LFCSP パッケージを採用しています。

アプリケーション

• JESD204B/JESD204C 準拠のクロック生成
• セルラのインフラストラクチャ（マルチキャリア GSM、LTE、W-CDMA）
• データ・コンバータのクロック駆動
• 位相アレイのリファレンス分配
• マイクロ波ベースバンド・カード

HMC7044 は、高性能のデュアル・ループ、整数N型ジッタ・アッテネータです。パラレルまたはシリアル（JESD204B/JESD204C タイプ）インターフェース付きの高速データ・コンバータ用に超低位相ノイズ周波数の生成とリファレンスの選択を行います。HMC7044 は、2個の整数モード PLL と、オーバーラップした2個のオンチップ VCO を搭載し、SPI によって選択し、それぞれ約 2.5 GHz と 3 GHz の広範囲な調整範囲に対応します。GSM と LTE の基地局設計の条件に適合し、広範囲のクロック管理と配分の機能を提供するため、ベースバンドと無線カードのクロック・ツリー設計が簡素化します。HMC7044 は、14の設定可能な低ノイズ出力を持ち、データ・コンバータ、FPGA（フィールド・プログラマブル・ゲート・アレイ）、ミキサーのローカル発振器（LO）など数多くのさまざまなコンポーネントに柔軟に接続できます。 

HMC7044 の DCLK と SYSREF のクロック出力は、CML、LVDS、LVPECL、LVCMOS などの信号規格やさまざまなバイアス設定に対応するように設定できるため、さまざまなボードの挿入損失をなくすことができます。 

アプリケーション

• JESD204B/JESD204C クロック生成
• セルラのインフラストラクチャ（マルチキャリア GSM、LTE、W-CDMA）
• データ・コンバータのクロッキング
• マイクロ波ベースバンド・カード
• 位相アレイのリファレンス配分

AD9523-1は、PLLと2つのVCOデバイダを備えたVCOを内蔵し、低ジッタ性能を持った、低消費、マルチ出力のクロック分配機能を提供します。オンチップのVCOは、2.94GHz～3.1GHz間でチューニングできます。

AD9523-1は、LTE（ロング・ターム・エボリューション）やマルチキャリアGSMのベース・ステーション設計での、クロック要求をサポートするように定義づけられています。許容可能なデータ・コンバータのSNR性能のために必要な、充分に小さな位相ノイズを達成するための、リファレンス・ジッタのクリーンアップを提供するには、外付けのVCXOにゆだねられます。

入力受信、発振器と遅延のない受信段は、シングルエンドと差動動作の両方を提供します。リカバリ・システムのリファレンス・クロックとVCXOに接続する時、このデバイスは、1MHz～1GHzの範囲で14個の低ノイズ出力と入力PLL（PLL1）からの1つの専用のバッファされた出力を生成します。他のクロック出力に関係する一つのクロック出力の周波数と位相は、デバイダ位相選択機能を使うことによって、可変することができます。この機能は、VCOから出力される信号の周期に等しいインクリメトで、ジッタ・フリーの粗タイミング調整を提供します。

内蔵のEEPROMは、シリアル・インターフェースを通してパワーアップとチップ・リセットに関するユーザ定義のレジスタ設定を保存するようにプログラムできます。

アプリケーション

• LTEとマルチキャリアGSMのベース・ステーション
• ワイヤレスおよびブロードバンドのインフラストラクチャ
• 医療機器
• 高速なADC、DAC、DDS、DDC、DUC、MxFEのクロッキング
• 低ジッタ、低位相ノイズ・クロックの分配
• クロック発生とSONET、10Ge、10G-FC、その他10Gbpsプロトコルでの変換
• フォワード・エラー修正（G.710）
• 高性能ワイヤレス・トランシーバ
• ATEと高性能計測機器