AD9683

新規設計に推奨

A/Dコンバータ、14ビット、170MSPS/250MSPS、JESD204B

データシート (Rev. D)
製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品情報

  • JESD204Bサブクラス0またはサブクラス1コードのシリアル・デジタル出力
  • 信号対ノイズ比（SNR）：70.6dBFS＠AIN＝185MHzと250MSPS
  • スプリアス･フリー･ダイナミックレンジ（SFDR）：88dBc＠AIN＝185MHzと250MSPS
  • 総合消費電力：250MSPSで434mW
  • 動作電源電圧：1.8V
  • インテジャ1～8入力クロック分周
  • サンプル・レート：最大250MSPS
  • 最大400MHzまでのIFサンプリング周波数
  • A/Dコンバータ（ADC）と電圧リファレンス内蔵
  • 柔軟なアナログ入力範囲：
    1.4V p-p～2.0V p-p
    （公称1.75V p-p）
  • ADCクロックのデューティ・サイクル・スタビライザ（DCS）を内蔵
  • シリアル・ポート制御
  • 省電力のパワーダウン・モード

AD9683は、14ビットのADCで、最大250MSPSのサンプリング速度を持っています。AD9683は、低価格、小型、広帯域幅、および多機能性を必要とする通信アプリケーションをサポートするようにデザインされています。

このADCコアはマルチ・ステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCコアは、ユーザー選択可能な多様な入力範囲をサポートする広帯域幅入力を特長としています。リファレンス電圧を内蔵しているためデザインが容易です。ADCクロックのデューティ・サイクルの変動を補償するために、デューティ・サイクル・スタビライザ（DCS）を備えてあるので、コンバータの優れた性能を維持することができます。JESD204Bの高速シリアル・インターフェースは、ボード上の必要経路を削減し、通常受信用デバイスに必要とされているよりも少ないピン数を実現します。

ADCの出力データは、JESD204Bシリアル出力レーンへ直接出力することができます。これらの出力はCML電圧レベルとなっています。データは、5Gbpsのレーン・レート内に結果として250MSPSの最大サンプリング・レートで、レーンを通して送られることができます。同期入力（SYNCINB±とSYSREF±）が提供されています。

柔軟なパワーダウン・オプションは、必要に応じて大幅な省電力を可能にします。プログラマブルのオーバ・レンジ・レベル検出機能が、専用のファスト検出ピンを介してサポートされています。

セットアップと制御のためのプログラミングは、3線のSPI互換シリアル・インターフェースを用いて行われます。

AD9683は、32ピンLFCSPパッケージを採用し、－40℃～＋85℃の工業用温度範囲にわたって仕様規定されています。

製品のハイライト

  1. 14ビット、170MSPS/250MSPSのADCを内蔵
  2. 構成可能なJESD204B出力ブロックは、最大5Gbpsのレーン・レートをサポート
  3. 内蔵PLLは、単一のADCサンプリング・クロックでの使用を可能とし、PLLはシングルのADCのサンプリング・クロックをJESD204Bのデータ・レート・クロックに対応するまでの逓倍を行います。
  4. システムの幅広い設計を簡素化するためのオプショナルRFクロック入力をサポート
  5. 独自の差動入力により、最大400MHzまでの入力周波数で優れたSNR性能を維持
  6. 1.8V単電源電圧で動作
  7. 標準シリアル・ポート・インターフェース（SPI）は、製品の数々の機能、クロック・デューティ・サイクル・スタビライザ（DCS）の制御、パワーダウン、テスト・モード、電圧リファレンス・モード、範囲内のファスト・ディテクションおよびシリアル出力構成などをサポート

アプリケーション

  • 通信関連
  • ダイバーシティ無線システム
  • マルチモード・デジタル・レシーバ（3G）：
    TD-SCDMA、WiMAX、WCDMA、CDMA2000、GSM、EDGE、LTE
  • DOCSIS 3.0 CMTSアップストリーム・レシーバ・パス
  • HFCデジタル・リバース・パス・レシーバ
  • スマート・アンテナ・システム
  • テスト装置および計測装置
  • レーダー受信装置
  • COMSEC無線アーキテクチャ
  • IEDディテクション／ジャミング・システム
  • 汎用ソフトウェア無線
  • ブロードバンド・データ・アプリケーション
  • 超音波装置
AD9683
A/Dコンバータ、14ビット、170MSPS/250MSPS、JESD204B
AD9683 Functional Block Diagram AD9683 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 2

ユーザ・ガイド 1

アプリケーション・ノート 13

技術記事 2

情報 1

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

デバイス・ドライバ 2

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
クロックIC 1
AD9528
新規設計に推奨

クロック・ジェネレータ、14 LVDS / HSTL出力、JESD204B対応

※英文データシート（Rev.C）、和文データシート（Rev.0）に対する正誤表があります
ファンアウト・バッファ ＆ スプリッタ 1
HMC7043
新規設計に推奨

JESD204B/JESD204C 用機能付き、3.2 GHz、14 出力、高性能ファンアウト・バッファ
可変ゲイン・アンプ（VGA） 2
ADL5201
製造中止 可変ゲイン・アンプ（VGA）、デジタル制御、高速、高ダイナミックレンジ
AD8375
製造中 VGA、IF段、超低歪み
差動アンプ 3
ADL5562
新規設計に推奨 RF/IF用差動アンプ、超低歪み、3.3 GHz
ADA4927-1
新規設計に推奨 差動アンプ、ADC ドライバ、超低歪み、電流帰還型
ADA4938-1
新規設計に推奨 ADCドライバ、差動、超低歪み、シングル
Modal heading
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

AD9683 Simulink ADIsimADC Model

ツールを開く

ADIsimRF

ADIsimRFは使いやすいRFシグナル・チェーン計算ツールです。最大50段までのシグナル・チェーンについて、カスケード・ゲイン、ノイズ、歪み、消費電力を計算し、プロット、エクスポートが可能です。ADIsimRFには、アナログ・デバイセズのRFおよびミックスド・シグナル部品のデバイス・モデルの広範なデータ・ベースも含まれています。

ツールを開く

ADC Companion Transport Layer RTL Code Generator Tool

This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

ツールを開く

Visual Analog

VisualAnalog™は、高速ADCの選択や評価を行う設計者向けに、強力なシミュレーション／データ解析ツール・セットとユーザ・フレンドリなグラフィカル・インターフェースを組み合わせたソフトウェア・パッケージです。

ツールを開く

AD9683 IBIS Model 1

評価用キット

eval board
schematic 1
schematic 2
schematic 3
HSC-ADC-EVALEZ

FPGAベース・データ・キャプチャ・キット

今すぐ購入 詳細を表示

機能と利点

  • FIFOの深さ：256kB
  • 1個のFMC-HPCインターフェース・コネクタを介して複数のADCチャンネルをサポート
  • 最大8（6.5Gbps）レーンのJESD-204Bに対応
  • 644 MSPS SDRおよび1.2 GSPS DDRでの並列入力
  • VisualAnalog®ソフトウェアで使用
  • Virtex-6 FPGAベースのキット
  • シンプルなUSBポート・インターフェース(2.0)

製品詳細

HSC-ADC-EVALEZ FMC 互換高速コンバータ評価用プラットフォームは、アナログ・デバイセズの高速 A/D コンバータ（ADC）評価用ボードからのデジタル・データのブロックをキャプチャする FPGA ベースのバッファ・メモリ・ボードを使用しています。このボードは、USB ポートを介して PC に接続し、VisualAnalog® とともに使用して、高速 ADC の性能を短時間で評価します。この評価用キットはセットアップが容易で、JESD204B などの新たなシリアル・インターフェース規格をサポートします。その他の必要な装置には、アナログ・デバイセズの高速 ADC 評価用ボード、信号源、クロック源などがあります。キットを接続して電源を投入すると、PC で即座に評価することができます。

eval board
schematic 4
schematic 5
schematic 6
EVAL-AD9683

AD9683 Evaluation Board

今すぐ購入 詳細を表示

機能と利点

  • Full featured evaluation board for the AD9683
  • SPI interface for setup and control
  • External, on-board oscillator, and AD9525 clocking options
  • Balun/transformer or amplifier input drive option
  • On-board LDO regulator needing a single external 6 V, 2 A dc supply
  • VisualAnalog® and SPI controller software interfaces 

製品詳細

The AD9683-250EBZ is an evaluation board for the AD9683, single 14-bit ADC. This reference design provides all of the support circuitry to operate devices in their various modes and configurations, It is designed to interface directly with the HSC-ADC-EVALEZ data capture card, allowing users to download captured data for analysis. The Visual Analog software package, which is used to interface with the device’s hardware, allows users to download captured data for analysis with a user-friendly graphical interface. The SPI controller software package is also compatible with this hardware and allows the user to access the SPI programmable features of the AD9683.

The AD9683 data sheet provides additional information related to device configuration and performance and should be consulted when using these tools. All documents and Visual Analog and SPI Controller are available at High Speed ADC Evaluation Boards page. For additional information or questions, please email highspeedproductssupport@analog.com.
HSC-ADC-EVALEZ
FPGAベース・データ・キャプチャ・キット
HSC-ADC-EVALEZANGLE-web HSC-ADC-EVALEZTOP-web HSC-ADC-EVALEZBOTTOM-web
EVAL-AD9683
AD9683 Evaluation Board
EVAL-AD9683-250EBZ Evaluation Board EVAL-AD9683-250EBZ Evaluation Board - Top View EVAL-AD9683-250EBZ Evaluation Board - Bottom View

最新のディスカッション

23 週前
Eval Board Project Files
33 週前
JESD204 - AD9683 Data Coherancy Issue
1 年前
FPGA project file
EngineerZone®で関連するディスカッションを見る

最近表示した製品