製品概要
機能と利点
- 高い瞬時ダイナミック・レンジ
- 低ノイズ指数（NF）: 13dB
- 低ノイズ・スペクトル密度（NSD）: −159 dBFS/Hz
- IIP3: 最大 36.9 dBm（スプリアス・トーン）: ＜－99 dBFS）
- 調整可能バンドパス Σ-Δ A/D コンバータ（ADC）
- 信号帯域幅: 20 MHz ～ 160 MHz
- IF 中心周波数: 70 MHz ～ 450 MHz
- 設定可能な入力フルスケール・レベル: -2 dBm ～ -14 dBm
- 駆動が容易な抵抗性 IF 入力
- ゲイン平坦度: 1 dB @ 帯域外ピーキング 0.5 dB以下
- エイリアス除去: 50 dB 以上
- ADCのクロック・レート: 2.0 GSPS ～ 3.2 GSPS
- オンチップ PLL クロック逓倍器
- 16ビット I/Q レート: 最大 266 MSPS
- デジタル信号処理を内蔵
- NCO と直交デジタル・ダウン・コンバータ（QDDC）
- デシメーション係数は12、16、24、32から選択可能
- 自動ゲイン（AGC）制御機能有り
- スパン27 dB 、ステップ1dBの減衰器を内蔵
- 設定可能なAGCデータポートを介した高速減衰器制御
- プログラマブル・スレシュホールドを備えたピーク検出フラッグ
- シングル・レーン又はデュアル・レーンのJESD204Bに対応
- 低消費電力：1.20 W
- 電源：1.1 V と 2.5 V
- TDD 省電力：最大60%
- 4.3 mm × 5.0 mm WLCSP
製品概要
時間が限られている場合には、私どものREMOTE EVALUATION SOFTWAREを使用してAD6676の動作試験を行ってください。
AD6676は70MHz～450MHzの中間周波数（IF）を中心とする最大160MHz幅の無線周波数（RF）帯域をデジタル化できる高集積度IFサブシステムです。従来のナイキストIFサンプリングADCとは違い、AD6676は帯域に特定したIF SAWフィルタとゲイン段の要求を軽減するために高いオーバーサンプリング比をもった調整可能なバンドパスΣ-Δ ADCを採用しているので、広帯域無線レシーバの回路構成を大幅に簡略化できます。オンチップ直交デジタル・ダウン・コンバータの後段の選択可能なデシメーション・フィルタは複雑なデータレートを62.5MSPS～266.7MSPSの間の扱い易いレートに低減します。16ビット複素出力データは最大5.333Gbpsのラインレートに対応するシングル・レーン又はデュアル・レーンのJESD204Bインターフェースを介してホストに転送されます。
アプリケーション
- 広帯域携帯電話インフラ機器
- ポイントtoポイント・マイクロウェーブ装置
- 工業用
- スペクトラム・アナライザと通信解析装置
- ソフトウェア定義による無線
Sample orders for small quantities may be coordinated by contacting highspeed.converters@analog.com.
※英語でお問い合わせください。
製品ライフサイクル
新規設計にお薦めします
発売済みの製品です。データシートには、最終的な仕様と動作条件がすべて記載されています。新規の設計には、これらの製品の使用を推奨します。
評価キット (1)
ソフトウェア & システム
評価用ソフトウェア
JESD204 Interface Framework
ツール
IBIS Models
設計ツール
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
参考資料
お知らせ (1)
FPGA Interoperability Reports (2)
IMS2015: 高ダイナミック・レンジ広帯域レシーバ
アナログ・デバイセズが提供する技術記事 (4)
設計リソース
ADI has always placed the highest emphasis on delivering products that meet the maximum levels of quality and reliability. We achieve this by incorporating quality and reliability checks in every scope of product and process design, and in the manufacturing process as well. "Zero defects" for shipped products is always our goal.
PCN-PDN Information
サポート ＆ ディスカッション
AD6676 Discussions
サンプル＆購入
価格は1個当たりの米ドルで、米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。 また、その価格は変更 されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。
