製品概要
機能と利点
- JESD204B（サブクラス1）にコード化されたシリアル・デジタル出力
- チャンネルあたりの全電力1.5W＠1GSPS（デフォルト設定）
- SFDR
- 79dBFS＠340MHz（1GSPS）
- 85dBFS＠340MHz（500MSPS）
- SNR
- 63.4dBFS＠340MHz（AIN＝－1.0dBFS、1GSPS）
- 65.6dBFS＠340MHz（AIN＝－1.0dBFS、500MSPS）
- ENOB＝10.4ビット＠10MHz（1 GSPS）
- DNL＝±0.16LSB; INL＝±0.35LSB（1GSPS）
- ノイズ密度
- －151dBFS/Hz＠1GSPS
- －150dBFS/Hz＠500MSPS
- DC動作電源電圧：1.25V、2.5V、3.3V
- 低振幅のフルスケール入力
- 公称1.34V p-p＠1GSPS
- 公称1.63V p-p＠500MSPS
- ノーミス・コード
- ADC用電圧リファレンスを内蔵
- 柔軟性のある終端インピーダンス
- 400 Ω、200 Ω、100 Ω、50 Ω差動
- 使用可能なアナログ入力フルパワー帯域幅：2 GHz
- チャンネル・アイソレーション／クロストーク：95 dB
- 効率的なAGC実行のための振幅検出ビット
- 差動クロック入力
- 1、2、4、8の整数クロック分周
- 柔軟なJESD204Bレーン構成
- 小信号ディザ
製品概要
AD9234は、12ビット、1GSPS/500MSPSのデュアルA/Dコンバータです。このデバイスはバッファとサンプル＆ホールド回路を内蔵しており、低消費電力、小型、使い易さを考慮して設計されています。この製品は広帯域のアナログ信号をサンプリングするように設計されています。AD9234は小型パッケージに収納され広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力に最適化されています。
デュアルのADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力には広帯域のバッファが接続されており、ユーザー選択可能な、多様な入力範囲をサポートします。リファレンス電圧を内蔵しているので回路設計が容易です。各ADCのデータ出力はオプションで内部的に1/2デシメーション回路ブロックに接続されます。
AD9234は通信用レシーバの中の自動ゲイン制御（AGC）機能を簡素化する複数の機能を備えています。さらに、スレッショールドが設定可能な検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニタすることができます。入力信号レベルが設定可能なスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、ユーザーは迅速にシステム・ゲインを下げてADC入力でのオーバーレンジ状態を回避することができます。高速検出出力に加え、AD9234は信号をモニタする機能も備えています。信号モニタ・ブロックは、ADCでデジタル化された信号に関する追加の情報を提供します。
ユーザーはレシーブ・ロジック・デバイスが許容できるレーン・レートとADCのサンプリング・レート次第で、サブクラス1 JESD204Bベースの高速シリアル出力を、1、2、4レーン配置のさまざまな構成にすることできます。複数個のデバイス同期は、SYSREF±入力ピンとSYNCINB±入力ピンを通してサポートされます。
AD9234には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は1.8V～3.3V対応3線SPIを使って設定可能です。
AD9234は64ピンの鉛フリーLFCSPパッケージを採用し、－40°C～＋85°Cの工業温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。
製品のハイライト
- 低消費電力アナログ・コア：12ビット、チャンネル当り1.5Wの1.0GSPSデュアルA/Dコンバータ（ADC）。
- 広いフルパワー帯域幅は、最大2GHzまでの信号のIFサンプリングをサポートします。
- プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します。
- 柔軟なシリアル・ポート・インターフェース（SPI）は、個別のシステム要求を満たすために製品の各種特性と機能を制御します。
- プログラマブルな高速オーバーレンジ検出機能
- 9mm×9mmの64ピンLFCSPを採用
- 14ビット、1GSPSデュアルADCのAD9680とピン互換です。
アプリケーション
- 通信関連
- ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ：
- 3G/4G、TD-SCDMA、WCDMA、GSM、LTE
- ポイントtoポイント無線システム
- デジタル・プリディストーション監視パス
- 汎用ソフトウェア無線
- ウルトラ・ワイドバンド衛星用レシーバ
- 計測機器（スペクトラム・アナライザ、ネットワーク・アナライザ、組込みRFテスト回路）
- デジタル・オシロスコープ
- 高速データ・アクイジション・システム
- DOCSIS 3.0 CMTSアップストリーム・レシーバ・パス
- HFCデジタル・リバース・パス・レシーバ
製品カテゴリ
製品ライフサイクル
新規設計にお薦めします
発売済みの製品です。データシートには、最終的な仕様と動作条件がすべて記載されています。新規の設計には、これらの製品の使用を推奨します。
評価キット (2)
参考資料
ソフトウェア & システム
評価ソフトウェア
JESD204 Interface Framework
Integrated JESD204 software framework for rapid system-level development and optimization
ツールおよびシミュレーション
Virtual Eval（仮想評価、 ベータ版）
Virtual Evalは、ADC、DAC、およびその応用製品評価を支援するウェブベースの設計ツールです。アナログ・デバイセズのサーバ上にあるモデルを使用して、重要な部品の性能特性をわずか数秒でシミュレートします。使用時は、入力トーンや外部ジッタなどの動作条件のほか、ゲインやデジタル・ダウンコンバージョンといったデバイス機能を設定してください。ノイズ、歪み、分解能、FFT、タイミング図、周波数応答プロット、その他さまざまな性能特性を確認することができます。
IBISモデル
IBS
AD9234 IBIS Model
453.9 K
設計ツール
ADC Companion Transport Layer RTL Code Generator Tool (Rev. 1.0)
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
おすすめ製品
AD9234 コンパニオン製品
設計リソース
アナログ・デバイセズでは、最高レベルの品質と信頼性を備えた製品を提供することに最大の力を常に注いでいます。これを実現するため、製品およびプロセスの設計のあらゆる観点で品質と信頼性のチェックを行っています。そして、それは、製造工程においても同様です。アナログ・デバイセズは常に、出荷製品の「ゼロ・ディフェクト」を目指しています。詳細についてはアナログ・デバイセズの品質および信頼性プログラム/認定証をご覧ください。
| 製品番号 | 材料宣誓書（MD） | 信頼性データ | ピン/パッケージ図 | CADシンボル、フットプリント & 3Dモデル |
|---|---|---|---|---|
| AD9234BCPZ-1000 | 材料宣誓書（MD） | 信頼性データ | 64-Lead LFCSP (9mm x 9mm w/ EP) | |
| AD9234BCPZ-500 | 材料宣誓書（MD） | 信頼性データ | 64-Lead LFCSP (9mm x 9mm w/ EP) | |
| AD9234BCPZRL7-1000 | 材料宣誓書（MD） | 信頼性データ | 64-Lead LFCSP (9mm x 9mm w/ EP) | |
| AD9234BCPZRL7-500 | 材料宣誓書（MD） | 信頼性データ | 64-Lead LFCSP (9mm x 9mm w/ EP) | |
| ウェハ・ファブリケーション・データ |
PCN-PDN情報
以下ドロップダウンからモデルを選択しPCN/PDN通知に登録してください。過去の通知も参照できます。
サポート ＆ ディスカッション
AD9234 Discussions
RE: Clock generation for AD9680-LF1000EBZ Evaluation board and Third part FPGA development board
5 週間前 Speed ADCs
RE: AD9680-LF1000EBZ Crystal Oscillator
14 週間前 Speed ADCs
サンプル＆購入
ご注文に関するFAQ
オンライン注文や支払い方法などに関する質問については、 ご注文に関するFAQをご覧ください。
購入価格
(**) 表示されている価格と価格範囲は、少量の注文に基づくものです。
リスト価格
(*)価格は1Ku当たりの米ドルで、米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店. または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。
リードタイム
リードタイムに関する当社CCOからの最新のご案内をご確認ください。
サンプル請求について
上記の「サンプル注文」ボタンをクリックすると、サードパーティのADIサンプルサイトにリダイレクトされます。選択された部品は、ログイン後、当サイトのカートに引き継がれます。当サイトを利用したことがない場合は、新規にアカウントを作成してください。サンプルサイトに関するご質問は、 カスタマーサービスへお問合せ ください。
評価用ボード
表示されている価格は、1個あたりの価格です。
analog.comサイトから購入できるボードは、最大で2枚までとなります。3枚以上の購入をご希望の場合は、正規販売代理店からご購入ください。
価格は1個当たりの米ドルで、米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。 また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。