製品概要
機能と利点
- JESD204B（サブクラス1）にコード化されたシリアル・デジタル出力
- チャンネルあたりの全電力2.0 W @ 1GSPS（デフォルト設定）
- チャンネルあたりの全電力1.5 W @ 500 MSPS（デフォルト設定）
- SFDR = 85 dBFS @ 340 MHz、80 dBFS @ 985MHz
- SNR = 65.3 dBFS @ 340 MHz（AIN = −1.0 dBFS）、60.5 dBFS @ 985MHz
- ENOB = 10.8ビット@10 MHz
- DNL = ±0.5 LSB
- INL = ±2.5 LSB
- ノイズ密度＝-154 dBFS/Hz @ 1 GSPS
- DC動作電源電圧：1.25 V、2.5 V、3.3 V
- ノーミス・コード
- ADC用電圧リファレンスを内蔵
- 柔軟な入力範囲
- AD9690-1000: 1.46 V p-p～1.94 V p-p (公称1.70 V p-p)
- AD9690-500: 1.46 V p-p～2.06 V p-p (公称2.06 V p-p)
- 設定可能な終端インピーダンス
- 400 Ω、200 Ω、100 Ω、50 Ω差動
- 有効アナログ入力フル・パワー帯域幅: 2 GHz
- AGCの実現に便利な振幅検出ビットを装備
- 2個の広帯域デジタル・プロセッサを内蔵
- 12ビットNCO、最大4個のカスケード接続ハーフバンド・フィルタ
- 差動クロック入力
- 1、2、4、または8分周
- フレキシブルなJESD204Bレーン構成
- 小信号ディザー
製品概要
AD9690は、14ビット、1GSPSのA/Dコンバータ（ADC）です。このデバイスはバッファとサンプル＆ホールド回路を内蔵しており、低消費電力、小型、使い易さを考慮して設計されています。この製品は最大2 GHzの広帯域アナログ信号をサンプリングできるように設計されています。AD9690は小型パッケージに収納され広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を目標に最適化されています。
ADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCの入力は広帯域になっており、ユーザー選択可能な、多様な入力範囲に対応します。リファレンス電圧を内蔵しているので回路設計が容易です。
アナログ入力とクロック信号は差動入力です。ADCのデータ出力は内部的に2つのデジタル・ダウン・コンバータ（DDC）に接続されています。各DDCは直列接続の4つの信号処理段で構成されています：12ビット周波数変換器（NCO）、4つのハーフバンド・デシメーション・フィルタ。
AD9690はレシーバDDC回路の他に、システム・レシーバ内に自動ゲイン制御（AGC）機能を簡素化する複数の機能を持っています。さらに、スレッショールドが可変の検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニタすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、ユーザーは迅速にシステム・ゲインを下げてADC入力でのオーバーレンジ状態を回避することができます。
DDCの構成と受信ロジック・デバイスの許容レーン・レートに応じて、サブクラス1 JESD204Bに基づく高速シリアル出力を1レーン、2レーン、または4レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。
AD9690には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は1.8 V ～ 3.3 V対応3線式SPIを使って設定可能です。
AD9690は64ピンの鉛フリーLFCSPパッケージを採用し、-40°C～+85°Cの工業温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。
製品のハイライト- 広いフルパワー帯域幅で最大2 GHzまでの信号のIFサンプリングをサポートします
- プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します
- 内蔵の2個の広帯域デシメーション・フィルタと数値制御発振器（NCO） ブロックにより、マルチバンド・レシーバをサポートします
- 柔軟なシリアル・ポート・インターフェース（SPI）は、個別のシステム要求を満たすために製品の各種特性と機能を制御します
- プログラマブルな高速オーバーレンジ検出機能
- 9 mm×9 mmの64ピンLFCSP
アプリケーション
- 通信関連
- マルチバンド、マルチ・モード・デジタル・レシーバ
3G/4G、TD-SCDMA、W-CDMA、GSM、LTE - 汎用ソフトウェア無線
- 超広帯域衛星レシーバ
- 計測機器
- レーダー
- シグナル・インテリジェンス（SIGINT）
- DOCSIS 3.0 CMTSアップストリーム・レシーバ・パス
- HFCデジタル・リバース・パス・レシーバ
製品ライフサイクル
新規設計にお薦めします
発売済みの製品です。データシートには、最終的な仕様と動作条件がすべて記載されています。新規の設計には、これらの製品の使用を推奨します。
評価キット (1)
参考資料
ツールおよびシミュレーション
設計ツール
ADC Companion Transport Layer RTL Code Generator Tool (Rev. 1.0)
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
おすすめ製品
AD9690 コンパニオン製品
設計リソース
アナログ・デバイセズでは、最高レベルの品質と信頼性を備えた製品を提供することに最大の力を常に注いでいます。これを実現するため、製品およびプロセスの設計のあらゆる観点で品質と信頼性のチェックを行っています。そして、それは、製造工程においても同様です。アナログ・デバイセズは常に、出荷製品の「ゼロ・ディフェクト」を目指しています。詳細についてはアナログ・デバイセズの品質および信頼性プログラム/認定証をご覧ください。
| 製品番号 | 材料宣誓書（MD） | 信頼性データ | ピン/パッケージ図 | CADシンボル、フットプリント & 3Dモデル |
|---|---|---|---|---|
| AD9690BCPZ-1000 | 材料宣誓書（MD） | 信頼性データ | 64-Lead LFCSP (9mm x 9mm w/ EP) | |
| AD9690BCPZ-500 | 材料宣誓書（MD） | 信頼性データ | 64-Lead LFCSP (9mm x 9mm w/ EP) | |
| AD9690BCPZRL7-1000 | 材料宣誓書（MD） | 信頼性データ | 64-Lead LFCSP (9mm x 9mm w/ EP) | |
| AD9690BCPZRL7-500 | 材料宣誓書（MD） | 信頼性データ | 64-Lead LFCSP (9mm x 9mm w/ EP) | |
| ウェハ・ファブリケーション・データ |
PCN-PDN情報
以下ドロップダウンからモデルを選択しPCN/PDN通知に登録してください。過去の通知も参照できます。
サポート ＆ ディスカッション
AD9690 Discussions
RE: Clock generation for AD9680-LF1000EBZ Evaluation board and Third part FPGA development board
7 週間前 Speed ADCs
RE: Interfacing AD9680 with • Digilent Genesys 2 Kintex®︎-7 FPGA Development Board
10 週間前 Speed ADCs
RE: AD9680-LF1000EBZ Crystal Oscillator
15 週間前 Speed ADCs
サンプル＆購入
ご注文に関するFAQ
オンライン注文や支払い方法などに関する質問については、 ご注文に関するFAQをご覧ください。
購入価格
(**) 表示されている価格と価格範囲は、少量の注文に基づくものです。
リスト価格
(*)価格は1Ku当たりの米ドルで、米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店. または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。
リードタイム
リードタイムに関する当社CCOからの最新のご案内をご確認ください。
サンプル請求について
上記の「サンプル注文」ボタンをクリックすると、サードパーティのADIサンプルサイトにリダイレクトされます。選択された部品は、ログイン後、当サイトのカートに引き継がれます。当サイトを利用したことがない場合は、新規にアカウントを作成してください。サンプルサイトに関するご質問は、 カスタマーサービスへお問合せ ください。
評価用ボード
表示されている価格は、1個あたりの価格です。
analog.comサイトから購入できるボードは、最大で2枚までとなります。3枚以上の購入をご希望の場合は、正規販売代理店からご購入ください。
価格は1個当たりの米ドルで、米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。 また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。