製品概要

機能と利点

  • 柔軟性の高い再構成可能な共通プラットフォーム設計
    • チャンネルごとにシングル、デュアル、クワッド・バンドをサポート
    • データパスおよびDSPブロックにより完全にバイパス可能
    • マルチチップ同期機能搭載のオンチップPLL
    • オフチップPLL用の外部RFCLK入力オプション
  • 最大12GHzのクロック入力周波数に対応
    • 最大6GSPSのADCサンプル・レート
    • 8GHzまでのアナログ帯域幅を使用可能
  • JESD204C使用による最大6GSPSの最大データ・レート
  • ノイズ密度:−153dBFS/Hz
  • ADCのAC性能(6GSPS時):2.7GHz入力時に−1dBFS
    • フルスケール・サイン波入力電圧:1.475Vp-p
    • ノイズ指数:25.3dB
    • HD2:−70dBFS
    • HD3:−68dBFS
    • その他の最大高調波歪み(HD2とHD3を除く):−84dBFS
  • 汎用デジタル機能
    • 選択可能なデシメーション・フィルタ
    • 設定可能なDDC
      • 8つの微調整・複素DDCと4つの粗調整・複素DDC
      • DDCあたり48ビットNCOを内蔵
      • オプションで微調整および粗調整DDCをバイパス可能
    • レシーバーのイコライゼーション用にプログラマブルな192タップPFIRフィルタ
  • GPIOxピンを介して4つの異なるプロファイル設定をロード可能
  • データパスごとにプログラマブルな遅延
    • AGC対応レシーバー
      • 高速AGC制御用の低遅延・高速検出
    • 低速AGC制御用の信号モニタ
    • 専用のAGC対応ピン
  • 補助機能
    • 高速周波数ホッピング
    • 分周比を選択可能なADCクロック・ドライバ
    • 温度モニタリング・ユニット内蔵
    • 柔軟性に優れたGPIOxピン
  • SERDES JESD204B/JESD204Cインターフェース、8レーン、最大24.75Gbps
    • 8レーンJESD204B/JESD204Cトランスミッタ(JTx)
    • JESD204B互換の最大15.5Gbps
    • JESD204C互換の最大24.75Gbps
    • 実数または複素数のデジタル・データ(8ビット、12ビット、16ビット、または24ビット)に対応

製品概要

AD9207は、12ビットの6GSPSデュアルA/Dコンバータ(ADC)です。ADC入力はオンチップの広帯域バッファと過負荷保護機能を使用しています。最大で8GHzの広帯域信号をダイレクト・サンプリングできるアプリケーションをサポートするように設計されています。オンチップ低位相ノイズのフェーズ・ロック・ループ(PLL)・クロック・シンセサイザは、ADCサンプリング・クロックを生成でき、高周波数クロック信号のプリント回路基板(PCB)分配を簡略化します。クロック出力バッファは、ADCサンプリング・クロックを他のデバイスに送信するために使用できます。

デュアルADCコアは、2 × 10−15より優れたコード誤差率(CER)を示します。低遅延高速検出および信号モニタリングは自動ゲイン制御(AGC)目的で使用できます。柔軟性に優れた192タップのプログラマブル有限インパルス応答(PFIR)フィルタはデジタル・フィルタリングやイコライゼーションで使用されます。プログラマブルなインテジャーおよびフラクショナルの遅延ブロックはアナログ遅延のミスマッチに対する補償をサポートします。

デジタル信号処理(DSP)ブロックは、1対のADCあたり2つの粗調整デジタル・ダウンコンバータ(DDC)と4つの微調整DDCを備えています。各ADCはマルチバンド・アプリケーションに対応した1つまたは2つのメインDDC段で動作します。4つの追加微調整DDC段でADCあたり最大4つの帯域をサポートできます。各DDCと関連付けられた48ビット数値制御発振器(NCO)は、高速周波数ホッピング(FFH)をサポートすると同時に、汎用の入出力(GPIOx)ピンまたはシリアル・ポート・インターフェース(SPI)を介して選択された最大16の固有周波数の割り当てとの同期を維持します。

AD9207は、JESD204BまたはJESD204Cサブクラスの動作に合わせて構成可能な1つまたは2つのJTxリンクをサポートします。これにより、各ADCで異なるデータパス構成が可能になります。マルチデバイス同期は、SYSREF±入力ピンを通してサポートされています。

詳細については、データシートの外形寸法のセクションとオーダー・ガイドのセクションを参照してください。

アプリケーション

  • ワイヤレス通信インフラストラクチャ
  • マイクロ波のポイントtoポイント、Eバンド、および5Gミリ波
  • 広帯域通信システム、衛星通信
  • DOCSIS 3.1および4.0 CMTS
  • 電子戦
  • 電子テストおよび計測システム

製品ライフサイクル icon-recommended 新規設計にお薦めします

発売済みの製品です。データシートには、最終的な仕様と動作条件がすべて記載されています。新規の設計には、これらの製品の使用を推奨します。

評価キット (2)

参考資料

  • すべてを表示 (10)
  • データシート (1)
  • ユーザ・ガイド (1)
  • FPGA Interoperability Reports (1)
  • アプリケーション・ノート (1)
  • デザイン・ノート (1)
  • 技術記事 (5)
  • ツール

    S-Parameters

    AD9081/AD9082/AD9986/AD9988 RFIO Models

    Keysight ADS workbook and s-parameter files for simulating the frequency response of the AD908x DAC, ADC, and CLK interfaces. See Application note AN-2065: Optimizing RF performance of the AD9081 and AD9082” for instructions on how to use the models.

    設計ツール

    MxFE JESD204 Mode Selector Tool (Rev. E)

    The JESD204B/C Mode Selector Tool is a simple command line-based Windows executable that can be used to narrow down the number of JESD204x modes to only include those modes that support the user’s specific application use case. The tool guides the user through a use case description flow chart and gives the user a small list of applicable transmit and/or receive modes to choose from. This tool is applicable to the AD9081, AD9082, AD9177, AD9207, AD9209, AD9986, and AD9988.

    Companion Transport Layer RTL Code Generator Tool (Rev. 1.0)

    This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

    JESD204x Frame Mapping Table Generator

    The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.

    ADIsimPLL™

    アナログ・デバイセズの新しい高性能PLL製品を迅速かつ確実に評価できるツールです。現在利用できるツールの中で、最も総合的なPLLシンセサイザーの設計/シミュレーション・ツールです。実施されるシミュレーションには、主要な非線形効果が含まれており、これはPLLの性能に大きく影響を及ぼします。ADIsimPLLによって、設計プロセスの繰り返し作業が1つ以上排除されるため、設計から製品の市場投入までの期間が大幅に短縮することができます。

    おすすめ製品

    AD9207 互換製品

    推奨製品 Power Products

    推奨製品 Clock Distribution Device

    推奨製品 RF Amplifiers

    推奨製品 クロック生成デバイス

    設計リソース

    アナログ・デバイセズでは、最高レベルの品質と信頼性を備えた製品を提供することに最大の力を常に注いでいます。これを実現するため、製品およびプロセスの設計のあらゆる観点で品質と信頼性のチェックを行っています。そして、それは、製造工程においても同様です。アナログ・デバイセズは常に、出荷製品の「ゼロ・ディフェクト」を目指しています。

    サンプル&購入

    オンライン購入や支払い方法などに関する質問については、「オンライン購入に関するFAQ」をご確認ください。

    サンプルは、外部のADI Sample Siteでのご注文となります。選択したパーツはSample Siteログイン後、カートに引き継がれます。Sample Siteを初めて使用する際は、アカウント登録をお願いいたします。Sample Siteに関するご質問は、SampleSupport@analog.com までお問合せください。

     

    モデル一覧の項目説明

     

     

     

    評価用ボード

    表示されている価格は、1個あたりの価格です。

    analog.comサイトから購入できるボードは、最大で2枚までとなります。3枚以上の購入をご希望の場合は、正規販売代理店からご購入ください。

    価格は1個当たりの米ドルで、米国内における販売価格(FOB)で表示されておりますので、予算のためにのみご使用いただけます。 また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。