AN-2065: AD9081 および AD9082 の RF 性能の最適化

はじめに

AD9081 およびAD9082 のミックスド・シグナル・フロントエンド（MxFE^®）デバイスは、高性能高集積のRF D/A コンバータ（DAC）およびRF A/D コンバータ（ADC）で、多くのアプリケーションで使用されています。 

どちらも、最大サンプル・レートが 12GSPSの 16 ビット DAC コアを 4 個備えています。また、AD9081 は、レートが 4GSPS の12 ビット ADC コアを 4 個、AD9082 は 6GSPS の 12 ビット・コアを 2 個備えています。

どちらのデバイスも、マルチバンドの DC～RF 無線アプリケーションを目的として、16 レーンの 24.75Gbps JESD204C または15.5Gbps JESD204Bトランシーバー・ポート、オンチップ・クロック逓倍器、およびデジタル・シグナル・プロセッサ機能を備えています。どちらも、バイパス可能なインターポレータと超広帯域を実現するデシメータを特長とし、超低遅延ループ・バック・モードおよび周波数ホッピング・モードを備え、フェーズド・アレイ・レーダー・システムや電子戦ジャマーなどのアプリケーションに適用できます。

バランの選択とインピーダンス・マッチングを慎重に行うことで、AD9081 と AD9082 DAC および ADC は、7.5GHzの帯域幅を使用できます。AD9081とAD9082のどちらも、最大 12GHzの外部クロックで駆動できます。

本アプリケーション・ノートは、AD9988、AD9986、AD9207、AD9209、AD9177のRFおよびクロック・フロントエンドを最適化するために用いることもできます。これらのデバイスの主な違いについては、UG-1578 を参照してください。

概要

高周波数での DAC／ADC／クロック性能の最適化

ほとんどの RF インターフェースは、50Ωのシングルエンドまたは 100Ωの差動となるよう設計されています。ただし、これは通常、周波数が低い場合にのみ当てはまります。

AD9081およびAD9082のRF DAC、ADC、クロックを最大6GHz以上で動作させる場合、シリコン・ダイおよび積層パッケージの寄生成分によって、入力インピーダンスおよび出力インピーダンスが周波数に応じて著しく変動してしまいます。

図 1 のスミス・チャートは、AD9081 ADC の差動入力インピーダンスが周波数に応じてどう変化するかを示したものです。図1 は、AD9081 ADC の差動入力インピーダンスが、低周波数時の100Ω から始まり、周波数が高くなるにつれスミス・チャート上をらせん状に動くことを示しています。図 2 は、ADC の入力インピーダンスの実部が 0GHz～8GHzの範囲で 50Ω～250Ωに変化することを示しています。

AD9081 と AD9082（ADC、DAC、クロック）の RF 入出力（I/O）はすべて、図 3 に示す簡単な回路図でモデル化できます。

このモデルは、ダイ上で予想される100Ωの差動抵抗を出発点とします。各 RF I/O には、ダイ上になんらかのシャント容量（C_PAR）が含まれ、これによりインピーダンスがスミス・チャート上で左下の象限方向に回転します。シリコン・ダイからパッケージの BGA ボールに向かうパッケージのパターン（TL1、TL2）が、インピーダンスをスミス・チャート上で時計回りに回転させるため、図 1 に示したものと同様のスミス・チャート・プロットが生まれます。

インピーダンスと周波数の関係におけるこの変化によって、特定の対象周波数で AD9081 の最適な性能を得るには、システムのプリント回路基板（PCB）を注意深く設計する必要があります。

AD9081 および AD9082 の DAC の出力インピーダンスとクロックの入力インピーダンスも、同様の周波数依存性を持っています。

バランを用いて差動信号をシングルエンド信号に（あるいはその逆に）変換する場合、バランのインピーダンスも周波数に応じて変化するため、これも DAC、ADC、クロックの性能に大きく影響します。バランと ADC/DAC の両方のインピーダンスの周波数に対する変化は、インピーダンス・マッチングの問題を複雑なものにします。そのため、回路シミュレータを使わずに広い周波数範囲で性能を最適化するのは困難になります。

アナログ・デバイセズは、Keysight Advanced Design System（ADS）回路シミュレータのアーカイブを提供しています。これを使用することで、特定の周波数帯に対して、AD9081およびAD9082 DAC、ADC、クロック RF I/O の PCB 設計とバランの選択を最適化できます。実際のモデル情報は、Touchstone フォーマットである.sNp ファイルに含まれているため、別の回路シミュレータでも使用できます。

AD9081 および AD9082 の ADS アーカイブ

AD9081 と AD9082 の RF モデルは ADS アーカイブに含まれています（図 4 参照）。これを使用してシステム・ボードを設計することで、特定の対象帯域に対し最適な性能を実現できます。ADS アーカイブでは、RF DAC 出力、RF ADC 入力、およびクロック入力に対する RF モデルが提供されています。

3 つの RF インターフェースすべてについて、ADS アーカイブは以下の内容を含んでいます。

• パッケージのBGAボールにおける3つのRFインターフェースの入出力インピーダンスを調べるために使用できるSパラメータ解析。
• システム・ボード上で周波数に対する性能をシミュレートし最適化するために使用できる回路解析。

AD9081 と AD9082 の実際の DAC、ADC、クロックの各モデルは、一式の Touchstone .sNp ファイルになっています。非 ADC ユーザ向けに、これらの.sNp ファイルは、AD908x_RF_Models.zipファイル中の AD908x_Sparameter_ Models フォルダにも置かれています。このアプリケーション・ノートで示す ADS の回路図は、別の回路シミュレータでの AD9081モデルおよび AD9082モデルのセットアップやシミュレーションのガイドとして使用できます。

データ・フォルダ ADS Archiveには、Balun s-parameters という名のフォルダもあります。この Balun s-parameters フォルダには以下の内容が含まれています。

• Min-Circuitsのウェブサイトから取得したTCM1-83X+（0.01GHz～8GHz 1:1）、TCM2-43X+（0.01GHz～4GHz 2:1）、MTX2-143+（5.5GHz～13.5GHz 2:1）、NCR2-123+（4.7GHz～12GHz 2:1）の各バランのSパラメータ
• 村田製作所から取得した3.2GHz～6GHz LDB184G6BAAE047（1:1）、LDB184G6BAAE048（2:1）、LDB184G6BAAE049（4:1）の各バランのSパラメータ
• Marki BALH-0009SMG（0.0005GHz～9GHz 1:1）バランのアナログ・デバイセズの測定値
• Markiから取得したBAL-0416SMG（4GHz～16GHz 2:1）バランのSパラメータ
• 非ADSユーザ向けに、バラン・パラメータのフォルダはAD908x_RF_Models.zipファイルにもあります。

ユーザは、AD9081 および AD9082 の性能をシミュレートするために必要なバランの任意のセットの S パラメータを使用することもできます。

AD9081 および AD9082 の DAC モデル

図 5 に示すように、AD9081 DAC 出力の DAC0 および DAC3 用のパッケージ・パターンは、DAC1 および DAC2 用のものより長くなっています。周波数が高くなると長さの違いは重大です。そのため、ADS アーカイブには、DAC0 および DAC3 と DAC1および DAC2 とで別々のモデルがあります。

DAC の S パラメータ解析

DAC の S パラメータ解析ADS アーカイブの DAC_S-parameter_Analysis の回路図を使用すると、パッケージの BGA ボールでの AD9081 と AD9082 の DAC出力インピーダンスを調べることができます。図 8 にこの回路図の概要を示します。2 つの.s4p ファイルのどちらかを有効化または無効化すると、ユーザは DAC0 出力および DAC3 出力または DAC1 出力および DAC2 出力のどちらかを選択できます。回路図の Term2 は、DAC の電流源が配置されているオンチップのポートです。Sパラメータ解析のため、Term2 は高インピーダンスに設定されています。Term1 は、パッケージの BGA ボールでのシミュレートした DAC 出力インピーダンスを示します。

非 ADS ユーザ用に、AD9081/2_RF_Models.zip ファイルに同じ.s4p ファイルが含まれており、任意の回路シミュレータで使用できます。

図 6 に、DAC_S-parameter_ Analysis のシミュレーションを実行した結果を示します。図 6は、AD9081 および AD9082 ADC の入力インピーダンスのように、DAC 出力インピーダンスも周波数に応じて変化することを示しています。パッケージ・パターンが短いため、DAC1およびDAC2は DAC0および DAC3に比べ、スミス・チャートでの回転が小さなものになっています。図 7は、ADC 入力と同様、DAC の出力アドミッタンスの実部は、低周波数時には 100Ωに近い値ですが、約 3GHzで約 25Ωにまで落ち込み、その後周波数が高くなると100Ωを超える値にまで増加します。

DAC 回路解析

ADS アーカイブの DAC_Circuit_Analysis 回路図（図 14 参照）を使用すると、特定の周波数範囲での DAC の出力電力をシミュレートして最適化できます。この回路解析のため、理想的な電流源が DAC の.s4p モデルの P1 および P2 に接続されています。

ユーザは、フルスケールの DAC 出力電流（I_OUTFS）、デジタル・バックオフ（dBFS）、および DAC の動作周波数（f_DAC）の各設定値を選択します。次に、2 つの.s4p ファイルを有効化または無効化することで、DAC0 出力および DAC3出力または DAC1出力および DAC2 出力を選択できます。

図 14 には DAC 出力とバラン入力の間の PCB パターンを簡略化した 2 つのモデルがあります。理想モデルに対しては、ユーザは PCB パターンの差動インピーダンス（Ω）およびパターンの電気的な長さ（psec）を選択します。この理想解析を使用すると、様々なPCBのライン・インピーダンスおよび長さでDAC性能を解析できます。

PCB パターンの物理モデルに対しては、ユーザは、MSUB ブロックで PCB の基本情報（誘電体の厚さ、誘電定数、金属の厚さ）を定義し、MCLINブロックで PCBパターンの特定の情報（ライン幅、ライン間隔、ライン長）を入力します。物理モデルを用いると、様々なPCB設計のDAC性能をシミュレートできます。

実際には、DAC 出力電力と周波数の関係についてシミュレーション結果と測定結果を最も良く一致させるには、PCB パターンの電磁界（EM）シミュレーションを行う必要があることを、アナログ・デバイセズは見出しました。

ユーザは、使用予定の特定のバランの S パラメータを選択できます。バランのシングルエンド出力に接続されるパターンおよび同軸コネクタが 50Ω と良く整合している限り、これらを DAC回路解析に含める必要はありません。

ユーザが AD9081 DAC および AD9082 DAC を使って別の差動部品を直接駆動する場合、DAC 回路解析を実行する最も簡単な方法は、バランの.s3p ファイルを無効化して理想的な 1:1 のバランを有効化することです。これにより、DAC に対する目的の差動負荷インピーダンスが存在するよう、Term1 の抵抗を変更できます。

図 14 に示す MeasEqn ブロックにある式を用いると、バラン出力の 50Ω 負荷に供給される電力を計算できます。

DAC は、図 9 に示すように、離散的な一定の時間間隔を用いて、連続的な時間領域の信号を出力します。DAC のゼロ次ホールドまたはステップ応答は、図 10 に示すように、sin (x)/x という周波数応答になります。ここで、f_DAC は、DAC の動作周波数です。

図 11 は、f_DAC = 11.8GHz の場合、Sin (x)/x のロール・オフにより、DAC の出力電力は、f_DAC/2 = 5.9GHz のとき約 4dB 減少することを示しています。図 12 は、代表的なバランを使用したAD9081 DAC と AD9082 DAC の応答のシミュレーション結果を、Sin(x)/x のロール・オフがある場合とない場合について、示したものです。

逆 Sinc 補正を DAC 出力に適用して、Sin (x)/x ロール・オフを部分的に補償することができます（図 13 参照）。図 14 に示すMeasEqn ブロックの InvSinc 関数は、代表的な逆 sinc フィルタのカーブ・フィット用の式を含んでいます。InvSinc の変数は、ADS データ・ディスプレイのシミュレートした PTsinc 計算に加えることができます。AD9081 および AD9082 は、逆 sinc 補正を内蔵していませんが、これは、FPGA または特定用途向け集積回路（ASIC）を使用してシステム・レベルで適用できます。InvSinc 補正の詳細については、高周波数での AD9081 およびAD9082 の DAC 性能の最適化のセクションを参照してください。

AD9081 DAC と AD9082 DAC の使用可能帯域幅を、ロー・パス・フィルタおよびアンプを使用して 6.0GHz 以上の第 2 ナイキスト・ゾーンに拡張することができます。詳細については、高周波数での AD9081 および AD9082 の DAC 性能の最適化のセクションを参照してください。

アナログ・デバイセズでの DAC 出力電力の測定値とシミュレーション値の比較

使用する任意のバランに対するシステムの PCB および S パラメータの正確な EM モデルでは、 ADS アーカイブのDAC_Circuit_Analysis 回路図（図 14 参照）を用いて、DAC 出力電力の周波数特性を正確に見積もることができます。図 15、図16、図 17 は、市販の 3 種類の SMT バランを用いた場合の出力電力のシミュレーション結果と測定結果を表しています。これらのシミュレーションは、PCB ボードのフル EM シミュレーションで行いました。これには、バラン出力のパターンおよび同軸コネクタが含まれています。

P_OUTの測定値とモデル値が一致していることは、AD9081およびAD9082 の DAC モデルが、システム・ボード設計を最適化して目的の DAC 性能を実現するための有用なツールであることを示しています。

AD9081 および AD9082 の DAC モデルを用いてシステムの PCB 設計を最適化

DAC0 と DAC3 の出力インピーダンスは、AD9081 およびAD9082 のパッケージでのパターンが長いため、DAC1 およびDAC2 の出力インピーダンスとは若干異なっています。図 18 は、TCM1-83X+バランを用いた 2 種類のモデルの出力電力のシミュレーション結果です。DAC0 および DAC3 の方がパターンが長いため、DAC1 および DAC2 より低周波数でロール・オフしています。

図 19 は、出力に理想的な 1:1 および 2:1 のバランを用いたAD9081 および AD9082 の DAC0/3 に対する、P_OUTと周波数の関係をシミュレートしたものです。2:1のバランでは、DACの出力インピーダンスが100Ωに近くなる低周波数で、出力電力が高くなっています。しかし、図 7 で DAC インピーダンスが 50Ωに近くなることが示されている 1GHz～5GHz の周波数範囲では、理想的な 1:1 バランの方が高い出力電力となっています。注：図18 と図 19 に示されているシミュレーション曲線は、DAC のステップ応答による sin (x)/x ロール・オフを含んでいます。

実際、アナログ・デバイセズは、Marki BALH- 0009 や mini-circuits TCM1-83X+のバランのような 1:1 バランが、AD9081 DAC および AD9082 DAC に対し最適な広帯域出力電力をもたらすことを見出しています。

バランを選択した後、PCB 設計で次に重要となる機能は、AD9081 DAC と AD9082 DAC をバランの入力に接続するために用いる差動パターンです。図 20 に、DAC 出力と TCM1- 83X+バランの間の 100Ω および 50Ω の差動ペアの出力電力をシミュレートした結果を示します。DACの出力インピーダンスは、2GHz～4GHzの範囲では50Ωの方により近いため、この周波数範囲では、50Ω の差動 PCB パターンの方が良好な特性を示しています。アナログ・デバイセズでは、AD9081 および AD9082 の PCB に50Ω の差動ペアを用いて、DAC の出力をバラン入力まで配線しています。

DAC とバランを結ぶ PCB パターンのインピーダンスの他、これらのパターン長も DAC の出力ピンピーダンスとバランの入力インピーダンスの間の調整要素として作用します。どちらのインピーダンスも周波数に応じて大きく変化するためです。図 21 では、TCM1-83X+バランの場合、短い 50Ω 差動ペア・ラインの方が良好な 3dB 帯域幅を持つことが示されています。

AD9081 および AD9082 の DAC 出力電力を最適化する最後の調整要素は、バランの入力ポートにいくつかの小型シャント・チューニング・コンデンサを追加するオプションです。図 22 に示すように、シミュレーションでは、BALH-0009 の入力部に小型コンデンサを用いることで、4.0GHz 付近での DAC 性能が向上しています。

ただし、図23では、TCM1-83X+の場合、バランの入力に容量を追加すると 3dB 帯域幅はわずかに減少することが示されています。EM シミュレーションでは、TCM1-83X+バランの GND プレーンを PCB の 2 層目から 3 層目に移すことで、バランのパッドの寄生容量を減らし、DAC の高周波数応答を改善できることが示されました。

高周波数での AD9081 および AD9082 のDAC 性能の最適化

DAC 回路解析のセクションで説明したように、AD9081 の DACおよび AD9082 の DAC の Sin(x)/x は、外付けの FPGA またはASIC を使用して逆 sinc フィルタ関数を適用することで補正できます。DAC_Circuit_Analysis データ・セットで InvSinc 変数をPTdBm 変数に加えることで、逆 sinc フィルタを適用した場合に予想される P_OUTをシミュレートできます。

図 24 は、BALH-0009 バランを用いた場合の AD9081 およびAD9082 の DAC 出力電力の測定値と周波数の関係示すものです。逆 sinc補正を行った場合の 3dB 帯域幅は 4GHzから 5GHzに向上しています。図 25 は、LDB184G6BAAE048 Murata 2:1 バランを使用する場合に、逆 sinc 関数を、測定した P_OUTに適用すると、2GHz～6GHz の範囲で比較的平坦な応答が得られることを示しています。

AD9081 DAC および AD9082 DAC を第 2 ナイキスト・ゾーン（f_DAC = 11.8GHz の場合、5.9GHz 以上）で動作させることができることを示す測定も行いました。図 27 に、用いた測定セットアップを示します。5GHz～6GHz の周波数範囲で最も平坦な周波数特性を示すため、村田製作所製の 3.2GHz～6.0GHz の 2:1 バランが用いられています。Mini-Circuits のハイ・パス・フィルタは 6.3GHz 未満のすべての DAC 出力電力を除去します。最後に、HMC3653 ゲイン・ブロックを使用して、6.3GHz を超える DAC出力信号を増幅します。

AD9081 および AD9082 の第 2 ナイキスト・ゾーンの DAC 出力電力についての測定結果とシミュレーション結果を図 26 に示します。図 27 のシグナル・チェーンは 6.4GHz～8.3GHz の範囲で0dBmを上回ることを示しています。周波数応答に関するシミュレーション結果と測定結果の大まかな形は、良く一致しています。測定データとシミュレーション・データのピークおよびバレーが異なっているのは、恐らく、様々な評価用ボードを接続するために用いたケーブルの長さによるものです。これらのケーブル長はシミュレーションには含まれていません。

図 28 は、このシグナル・チェーンが 100 MHz の 5G FR2 ベクタで 7.5GHz の 256QAM信号に対し EVM = −52.9dBC を実現できることを示しています。

DAC のまとめ

AD9081 DAC および AD9082 DAC の出力インピーダンスは周波数に応じて大きく変化するため、シミュレーション・ツールを使用してバランの選択や PCB の設計を行い、目的とする特定の帯域について性能を最大化する必要があります。ADS アーカイブの DAC_Circuit_Analysis 回路図（図 14 参照）を用いることでこのタスクを実行できます。

DAC 性能を最大化するために重要な設計パラメータは次のとおりです。

• バランの選択。
• DAC出力とバラン入力の間のPCBパターンのインピーダンス。
• DAC出力とバラン入力の間のPCBパターンの長さ。
• バラン入力のシャント容量。

前述のリストの項目に加え、バラン出力の PCB パターンまたは同軸コネクタも 50Ω に良く一致するよう配慮することが必要です。

AD9081 および AD9082 DAC の出力電力と周波数の関係がシミュレーションと測定値とで良く一致するためには、すべてのPCB パターンについてフル EM シミュレーションを行い、その寄生成分（マウント・パッド、ビア、同軸コネクタなど）をすべて考慮することが必要です。

入手可能なモデル、適切なバラン選択、PCB の注意深い最適化により、最大 4.5GHzの 3dB 帯域幅を実現できます。逆 sinc補正を外付けすることで 3dB 帯域幅を 5.25GHz に拡大できます。AD9081 DAC および AD9082 DAC を第 2 ナイキスト・ゾーンで動作させるには、7.5GHz という広い使用可能帯域幅を実現することが必要です。

AD9081 および AD9082 の ADC モデル

また、AD9081 は、レートが 4GSPS の 12 ビット ADC コアを 4個、AD9082 は 6GSPS の 12 ビット・コアを 2 個備えています。こうした違いがあるため、この 2 つの ADC は、入力インピーダンスとモデルが異なっています。

ADC の S パラメータ解析

ADS アーカイブの DAC_S-parameter_Analysis の回路図（図 31 参照）を使用すると、パッケージの BGA ボールでの AD9081 とAD9082の ADC入力インピーダンスを調べることができます。2つの.s3p ファイルのどちらかを有効化または無効化すると、ユーザは AD9081の ADCまたは AD9082 の ADCのどちらかを選択できます。.s3p ファイルの Port 3 は、ADC サンプラの入力で高インピーダンス・ノードとなるため、S パラメータ解析では、そのポートは高インピーダンスで終端されています。

非 ADS ユーザ用に、AD9081/2_RF_Models.zip ファイルに同じ.s3p ファイルが含まれており、任意の回路シミュレータで使用できます。

図29に、ADC_Sパラメータ解析のシミュレーションを実行した結果を示します。AD9081 の曲線は図 1 に良く一致していますが、AD9082 ADC はフロント・エンドのオンチップ寄生成分が高く、その入力インピーダンスの周波数に対する変動は AD9081 に比べ若干大きくなっています。図30では、ADCの入力アドミッタンスの実部が、低周波数では 100Ωに近く、2GHz～4GHzでは約50Ω に下がり、4GHz を超えると増加することが示されています。

ADC 回路解析

ADS アーカイブの ADC_Circuit_Analysis 回路図（図 32 参照）を使用すると、特定の周波数範囲での ADC の性能をシミュレートして最適化できます。ユーザは必要な入力電力（dBm）を選択し、次に、S パラメータ回路図のように、2 つの.s3p ファイルを有効化または無効化することで、AD9081 ADC または AD9082 ADC を選択できます。

.s3p モデルの Port3は、ADCサンプラの入力であるため、高インピーダンスで終端されています。

次に、ユーザは、使用予定の特定のバランの S パラメータを選択できます。

図 32 にはバラン出力と ADC 入力の間の PCB パターンを簡略化した 2 つのモデルがあります。理想モデルに対しては、ユーザは PCB パターンの差動インピーダンス（Ω）およびパターンの電気的な長さ（psec）を選択します。この理想解析を使用すると、様々なPCBのライン・インピーダンスおよび長さでADC性能を解析できます。

PCB パターンの物理モデルに対しては、ユーザは、MSUB ブロックで PCB の基本情報（誘電体の厚さ、誘電定数、金属の厚さ）を定義し、MCLINブロックで PCBパターンの特定の情報（ライン幅、ライン間隔、ライン長）を入力します。物理分析を用いると、様々な PCB 設計の ADC 性能をシミュレートできます。

実際には、ADC 周波数応答についてシミュレーション結果と測定結果を良く一致させるには、PCB パターンの EM シミュレーションを行う必要があることを、アナログ・デバイセズは見出しました。

バランのシングルエンド出力に接続されるパターンおよび同軸コネクタが50Ωと良く整合している限り、これらを ADCシミュレーションに含める必要はありません。

ユーザが AD9081 ADC および AD9082 ADC を差動信号で直接駆動する場合、最も簡単な方法は、バランの.s3p ファイルを無効化して理想的な1:1のバランを有効化することです。これにより、ADC に対する目的の差動ソース・インピーダンスが存在するよう、Port2 の抵抗を変更できます。

図 32 に示す MeasEqn ブロックの式を使用すると、ADC サンプラに供給された電圧を検出して、これを 0.7375V ピーク（1.475V p-p）のフルスケール ADC 入力電圧に基づいて dBFS値に変換できます。デバッグを目的として、ADC のサンプリング電圧も 100Ωの負荷抵抗を仮定して電力（dBm）に変換されます。

アナログ・デバイセズの評価用ボードでのADC の周波数応答に対する測定値とシミュレーション値の比較

使用する任意のバランに対するシステムの PCB および S パラメータの正確なEMモデルでは、図32に示すADC_Circuit_Analysis回路図を用いて、AD9081 および AD9082 の ADC の周波数応答を正確に見積もることができます。図 33 と図 34 は、TCM1-83X+バランおよび BALH-0009 バランを用いた場合の AD9081 ADC の応答について、測定値とシミュレーション値を示したものです。これらのシミュレーションは、PCB のフル EM シミュレーションで行いました。これには、バラン出力のパターンおよび同軸コネクタが含まれています。

P_OUTの測定値とモデル値が良く一致していることは、AD9081 および AD9082 の ADC モデルが、このシステム・ボード設計を最適化して目的の ADC 性能を実現するための有用なツールであることを示しています。

AD9081 および AD9082 の ADC モデルを用いてシステムの性能を最適化

AD9081 の ADC と AD9082 の ADC では入力インピーダンスが若干異なります。図 35 は、TCM1-83X+バランを用いた 2 種類のモデルの周波数応答のシミュレーション結果です。AD9082の方が高い周波数で AD9081 よりも若干早めにロール・オフします。これは、寄生成分がわずかに大きいためです。

図 36 は、その入力に理想的な 1:1 および 2:1 のバランを用いたAD9081 の ADC 応答をシミュレートしたものです。図 30 によれば、2:1 のバランは、ADC の入力インピーダンスが 100Ω に近くなる低周波数および高周波数で最も良い ADC 応答をもたらします。しかし、ADC のインピーダンスが 50Ω に近い、2GHz～4GHz の周波数範囲では、理想 1:1 バランの方が強い信号を ADC入力に供給します。

図 36 の理想バランでのシミュレーションに基づくと、2:1 バランの方が AD9081 および AD9082 に対し広い帯域幅を実現します。ただし、バランのインピーダンスが、周波数によって大きく変化し、バラン出力と ADC 入力の間の PCB パターン長もインピーダンスの変化をもたらします。シミュレーション結果と測定結果に基づくと、TCM1-83X+などの 1:1バランと 100Ωの作動 PCB パターンを使用した場合に、最も広い ADC 帯域幅が得られることがわかります。

バランを選択した後、PCB 設計で次に重要となる機能は、バランを ADC の入力に接続するために用いる差動パターンです。図37に、ADC入力と TCM1-83X+バランの間に理想的な 100Ωおよび 50Ωの差動ペアを用いた場合の ADC 応答をシミュレートした結果を示します。図 37 は、100Ω の作動ペアを用いた方が全体性能は優れていることを示しています。TCM1-83X+は 1:1 のバランであることを考えると、これは予想外です。バランの出力インピーダンスは周波数によって大きく異なり、AD9081 のADC の入力インピーダンスも同様です。そのため、これらのインピーダンスと PCB パターンのインピーダンスと長さの間の相互作用は複雑なインピーダンス・マッチングの問題となり、回路シミュレータを使うことでのみ、解決できます。

バランと ADC を結ぶ PCB パターンのインピーダンスの他、これらのパターン長もバランの出力インピーダンスと ADC の入力インピーダンスの間の調整要素として作用します。図 38 では、TCM1-83X+バランの場合、短い 100Ω 差動ペア・ラインの方が良好な 3dB 帯域幅を持つことが示されています。

AD9081 および AD9082 の ADC 応答を最適化する最後の調整要素は、バランの出力ポートに小型シャント・チューニング・コンデンサを追加するオプションです。図39は、TCM1-83X+バラン入力にシャント抵抗を追加すると、高い周波数では性能が低下することを示しています。EM シミュレーションでは、バランの GNDプレーンを PCBの 2層目から 3層目に移すことで、バランのパッドの寄生容量を減らし、ADC の高周波数応答を改善できることが示されました。

高周波数での AD9081 および AD9082 のADC 性能の最適化

図 33 に示すように、AD9081 の ADC モデルは、AD9081 およびAD9082 評価用ボードの EM シミュレーションと共に、TCM1-83X+バランを使用した場合に、ADC応答の周波数特性の 3dB帯域幅は約 7GHz となります。7GHz より高い周波数での ADC 性能を示すように、ADIは TCM1-83X+を使用するPCBを再設計しました。

RevB の PCB 設計への設計変更では、バラン出力と ADC 入力の間にあるいくつかのオプションの SMT コンポーネントをなくし、図 32 に示す ADC 回路解析図を使用してバランと ADC を接続する 100Ω の作動ペアの長さを調整しました。図 40 は、こうした設計により、測定結果とシミュレーション結果のどちらも、AD9082 の 3dB 帯域幅が 8.5GHz を上回ることを示しています。

ADC のまとめ

AD9081 ADC および AD9082 ADC の入力インピーダンスは周波数に応じて大きく変化するため、シミュレーション・ツールを使用してバランの選択や PCB の設計を行い、目的とする特定の帯域について ADC 応答を最良のものにする必要があります。ADS アーカイブの ADC_Circuit_Analysis 回路図（図 32 参照）を用いることでこのタスクを実行できます。

ADC 性能を最大化するために重要な設計パラメータは次のとおりです。

• バランの選択。
• バラン出力とADC入力の間のPCBパターンのインピーダンス。
• バラン出力とADC入力の間のPCBパターンの長さ。
• バラン出力のシャント容量。

前述のリストの項目に加え、バラン入力の PCB パターンまたは同軸コネクタも 50Ω に良く一致するよう配慮することが必要です。

AD9081 および AD9082 の ADC の周波数応答がシミュレーションと測定値とで良く一致するために、すべての PCB パターンについてフル EM シミュレーションを行い、その寄生成分（マウント・パッド、ビア、同軸コネクタなど）をすべて考慮することが必要です。

適切なバランを選択し、PCB を注意深く設計することで、AD9081 および AD9082 の ADC の 3dB 帯域幅を 7.5GHz より広くすることができます。

AD9081 および AD9082 のクロック・モデル

AD9081と AD9082のどちらも、最大12GHzの外部クロックで駆動できます。ADS アーカイブは、特定の周波数範囲でクロック入力に供給される電圧を最大化するよう PCB 設計を最適化する際に役立つモデルを提供しています。

クロックの S パラメータ解析

ADS アーカイブのクロックの S パラメータ解析の回路図（図 43参照）を使用すると、パッケージの BGA ボールでの AD9081 とAD9082 のクロック入力インピーダンスを調べることができます。TERM2 はクロック入力バッファの高インピーダンス・ノードです。そのため、S パラメータ解析を行うために、TERM2 は 1MΩ抵抗で終端されています。

非 ADS ユーザ用に、AD9081/2_RF_Models.zip ファイルに同じ.s4p ファイルが含まれており、任意の回路シミュレータで使用できます。

図 41 および図 42 に、CLK_S-parameter_Analysis シミュレーションの実行結果を示します。図 42 では、クロックの入力アドミッタンスの実部が、低周波数では 100Ωに近く、3GHz～6GHzでは約 50Ω に下がり、その後 12GHz で 400Ω にまで増加することが示されています。

クロック回路解析

ADS アーカイブの CLK_Circuit_Analysis 回路図（図 44 参照）を使用すると、特定の周波数範囲でのクロックの性能をシミュレートして最適化できます。

.s4pモデルのPort3とPort4は、クロック・バッファへの入力で、どちらも高インピーダンスに終端されています。最高のクロック性能を実現するには、これら 2 つのポートに供給される電圧が、1.0V p-p を上回っていることが必要です。

図 44 では、ユーザは、様々なバランの.s3p ファイルを選択して回路シミュレーションで使用できます。

図 44 に示す回路図にはバラン出力とクロック入力の間の PCB パターンを簡略化した 2 つのモデルがあります。理想モデルに対しては、ユーザは PCB パターンの差動インピーダンス（Ω）およびパターンの電気的な長さ（psec）を選択します。この理想解析を使用すると、様々な PCB のライン・インピーダンスおよび長さでクロック性能を解析できます。

PCB パターンの物理モデルに対しては、ユーザは、図 44 に示すMSUB ブロックで PCB の基本情報（誘電体の厚さ、誘電定数、金属の厚さ）を定義し、MCLINブロックで PCBパターンの特定の情報（ライン幅、ライン間隔、ライン長）を入力します。物理モデルを用いると、様々な PCB 設計のクロック性能をシミュレートできます。

ユーザが AD9081および AD9082のクロックを差動信号で直接駆動する予定の場合、最も簡単な方法は、バランの.s3p ファイルを無効化して理想的な1:1のバランを有効化することです。これにより、クロックに対する目的の差動ソース・インピーダンスが存在するよう、Port2 のインピーダンスの抵抗を変更できます。

図 44 に示す ADS 回路図の MeasEqn ブロックの式を用いると、クロック・バッファに供給されるピーク to ピークの電圧を検出できます。デバッグを目的として、クロック電圧も 100Ωの負荷インピーダンスを仮定して電力（dBm）に変換されます。

AD9081 および AD9082 のクロック・モデルを用いてシステムの性能を最適化

図 45 は、その入力に理想的な 1:1 および 2:1 のバランを用いたAD9081 と AD9082 のクロック応答をシミュレートしたものです。図 42 に示すように、クロックの入力インピーダンスは、周波数に応じて大きく変化します。図 45 は、低周波数および高周波数で2:1のバランのクロック応答の方が優れていることを示していますが、図 42 に示すようにクロック・インピーダンスが 50Ωに近い 2GHz～6GHz の周波数範囲では、理想的な 1:1 バランの方がクロック入力に高い電圧を供給します。

12GHz の最大クロック・レートで最高の性能を得るには、AD9081 および AD9082 に 2:1 のバランを使用することを推奨します。図 46 に、Marki BAL-0416SMG（4GHz～16GHz 2:1）、Mini-Circuits MTX2-143+（5.5GHz～13.5GHz 2:1）、NCR2-123+（4.7GHz～12GHz 2:1）の各バランに対する V_CLK 電圧のシミュレーション結果を示します。

バランを選択した後、PCB 設計で次に重要となる機能は、バランをクロックの入力に接続するために用いる差動パターンです。図 47 は、100Ω の作動ペアの方が 50Ω の PCB パターンよりも大きな振幅の電圧をクロック入力に供給することを示しています。

バランとクロック入力を結ぶ PCB パターンのインピーダンスの他、これらのパターン長もバランの出力インピーダンスとクロックの入力インピーダンスの間の調整要素として作用します。図 48 は、MTX2-143+バランを用いた場合に、バランとクロック入力を接続する 100Ωの作動ペアの長さが、実際にクロック・バッファに供給される電圧の大きな山と谷の原因になることを示しています。したがって、目的とする特定のクロック周波数で最大となるよう、PCB パターンの長さを調整する必要があります。

4.5GHz を超える高 RF クロック周波数を発生する場合は、ADF5610 や ADF4372 といった広帯域シンセサイザ IC を検討できます。これらの IC は、それぞれ 7.3GHz および 8.0GHz の基本電圧制御発振器（VCO）モードを備え、内部クロック・ダブラを使用して基本 VCO 制限より高い出力周波数を合成します。

図 50 に、AD9081 と AD9082 のクロック入力を 12GHz で駆動するための推奨ソリューションを示します。ADF4372 ダブラの出力は、−4dBm の出力電力となるよう調整されています。MiniCircuits NCR2-123+バランを使用して ADF4372の作動出力を 50Ωのシングル・エンドに変換し、次にこれが HMC3653ゲイン・ブロックで増幅されて Knowles B096QC2S の 8GHz～12GHz バンド・パス・フィルタによってフィルタリングされます。最後に2 個目の NCR2-123+バランはフィルタのシングルエンド出力を作動信号に変換し、AD9081 や AD9082 のクロック入力を駆動します。2dB パッドをオプションで使用すると、様々なコンポーネント間の電圧定在波比（VSWR）の相互作用を低減できます。

シミュレーション結果は、このシグナル・チェーンが AD9081や AD9082 のクロック入力バッファで必要な 1.0V p-p の電圧を供給できることを示しています。（図 49 参照）。

クロックのまとめ

AD9081 および AD9082 のクロックの入力インピーダンスは周波数に応じて大きく変化するため、シミュレーション・ツールを使用してバランの選択や PCB の設計を行い、目的とする特定の帯域について性能を最大化する必要があります。図 43 に示すクロック回路解析回路図を用いることでこのタスクを実行できます。

クロック入力バッファに供給される電圧を最大化するために重要な設計パラメータは次のとおりです。

• バランの選択。
• バラン出力とクロック入力の間のPCBパターンのインピーダンス。
• バラン出力とクロック入力の間のPCBパターンの長さ。

前述のリストの項目に加え、バラン入力の PCB パターンまたは同軸コネクタも 50Ω に良く一致するよう配慮することが必要です。

クロックの周波数応答を正確に予測するためには、クロックのPCB パターンについてフル EM シミュレーションを行い、その寄生成分（マウント・パッド、ビア、同軸コネクタなど）をすべて考慮することが必要です。