マルチオクターブに対応する広帯域デジタル・レシーバー、そのSFDRについて考慮すべき事柄

はじめに

電子戦(EW:Electronic Warfare)用のレシーバーには、複数の干渉信号が混在する広帯域スペクトルの中から、未知の敵が発する信号を傍受/識別することが求められます。これまで、通信用のレシーバーやレーダー用のレシーバーでは、ダイナミック・レンジと感度を高めるために様々な技術が使われてきました。しかし、EW用のレシーバーではそれらの技術は使用できません。例えば、通信用のレシーバーでは、入射RF信号に対して帯域制限が適用されます。この手法は、より広い瞬時帯域幅(IBW:Instantaneous Bandwidth)を短時間で処理しなければならないEW用のレシーバーにとっては望ましいものではありません。また、レーダーでは、レシーバーのダイナミック・レンジを高めるために整合フィルタが使われます。それにより、レーダーで受信した反射波と送信信号のコピーとの相関をとることが可能になります。それに対し、EW用のレシーバーでは、傍受する信号の情報を事前に知ることはできません。つまり、相関をとる対象が存在しないのです。これでは、人混みの中で会ったこともない人を探すようなものです。更に言えば、その人はどこかに隠れているかもしれないし、そもそも存在しないのかもしれないのです。

広帯域に対応するデジタル・レシーバーのアーキテクチャは、今後数年のうちに大きく進化するはずです。それを先導するのは、サンプリング・レートの高いA/Dコンバータ(ADC)とD/Aコンバータ(DAC)です。最も重要なのは、アナログ・デバイセズが提供するADC/DACでは、サンプリング・レートが低い従来のデジタル・コンバータが備えている優れた直線性、ノイズ性能、ダイナミック・レンジが維持されるということです。主力であったスーパーヘテロダイン方式のチューナは、近々ダイレクト・サンプリングとダイレクト・コンバージョンのアーキテクチャに取って代わられるでしょう1。適応型のスペクトル・チューニングについては、RF信号の処理からデジタル信号の処理へと移行が進むことになるはずです。

広帯域を対象とするRF検出については、このような大きな変化が生じつつあります。その結果、サイズ、重量、消費電力、コスト(SWaP-C)に関するメリットが生まれます。つまり、サイズが現在と同等以下のフォーム・ファクタで、チャンネルあたりのコストを抑えつつ、送受信用のチャンネルの数を増やせるようになるということです。

近い将来、マルチオクターブの帯域幅に対応するEW用のデジタル・レシーバーが生み出されるはずです。本稿では、そのようなレシーバーにおいて、クラス最高のダイナミック・レンジを実現するために考慮すべき設計上の新たな課題について説明します。なお、本稿においてダイナミック・レンジという単語は、瞬時SFDR(スプリアス・フリー・ダイナミック・レンジ)のことを意味するものとします。この性能指標は、より大きな妨害波が混在するスペクトルの中から微小な信号を検出しなければならないレシーバーにおいて、重要な意味を持ちます。

次世代ADCの性能

今日の多くのEW用レシーバーでは、IBWはサブオクターブのレベルにとどまっています。これは、旧世代のADC/DACの制約によるものです。将来そうしたレシーバーは、IBWが数GHzにわたるマルチオクターブ対応の広帯域デジタル・レシーバーに置き換えられるはずです。今後数年の間に、より多くのセンサー・プラットフォームにアナログ・デバイセズのICが適用されることになるでしょう。それらのIC製品には、70dBを超えるSFDRを維持しつつ4GHz以上のIBWに対応可能なADC/DACが集積されます234

SWaPに優れる広帯域対応のデジタル・レシーバーでは、以下のようなユース・ケースを想定したADCが使用されます。

  • サンプリング・レートは 15GSPS まで
  • 第 1 ナイキスト・ゾーン(DC ~ 6GHz 程度)のダイレクト・サンプリング
  • 第 2 ナイキスト・ゾーン(8GHz ~ 14GHz 程度)のダイレクト・サンプリング
  • RF ブロックの変換周波数は、中間帯域(6GHz ~ 8GHz 程度)かそれより高い帯域(14GHz 以下)

EW用のレシーバーは、18GHz~50GHz以上という、より高い帯域のスペクトルに対応する必要があります。ADCの第2ナイキスト・ゾーンが高ければ、周波数計画を簡素化できます。その結果、要件が緩い低SWaPのRFフィルタを備える単純なRFフロント・エンド・ブロックのコンバータを使用することが可能になります。以下では、サンプリング・レートの高いADCをカスケード接続したRFフロント・エンドについて検討します。

広帯域に対応するデジタル・レシーバーのダイナミック・レンジ

レシーバーを設計する際、ダイナミック・レンジを最適化するには感度(NF)と直線性(IP2、IP3)のバランスをとらなければなりません。通常、これらの特性は互いに逆方向に変化するからです。RF信号のレベルが低い場合、ダイナミック・レンジは感度によって制限されます。一方、レベルが高い場合には、直線性がダイナミック・レンジを制限する要因になります。経験則として、レシーバーの最大動作レベルは、複数の信号について、相互変調歪み(IMD:Intermodulation Distortion)のスプリアスのレベルがノイズの電力と等しくなるように設定します(図1)。最新のシステムでは、IBWの適応型チャネライゼーションと処理帯域幅Bvを使用します。それにより、ノイズ・フロアが10Log(Bv)だけ増減します。処理帯域幅は重要な要素なので、後ほど改めて説明することにします。

図1. ADCの動作範囲、ノイズ、IMD、検出用閾値とSFDRの関係
図1. ADCの動作範囲、ノイズ、IMD、検出用閾値とSFDRの関係

マルチオクターブに対応するレシーバーにおけるIMD2の問題

広帯域に対応するデジタル・レシーバーの進化が進むと、新たな課題が浮上します。マルチオクターブに対応するデジタル・レシーバーでは、複数の信号による2次IMD(IMD2)のスプリアスがダイナミック・レンジを低下させる原因になるからです。RFデバイスでは、長らくIIP3(3次入力インターセプト・ポイント)が重要な性能指数(FOM:Figure of Merit)として扱われてきました。ただ、IIP2(2次入力インターセプト・ポイント)は追跡が難しく、EWシステムの設計においてより大きな問題になる可能性があります。3次IMD(IMD3)のスプリアスは、入射する2つのトーン信号の電力が1dB減少するごとに2dBcずつ減少します。それに対し、IMD2のスプリアスは1dBcずつしか減少しません。

ADCの第1ナイキスト・ゾーンの下側で、マルチオクターブのダイレクト・サンプリングを行うというのは、新しい試みではありません。例えば、旧来のシステムでも、500MSPSでサンプリングし、IMD2の問題に悩まされることなく第1ナイキスト・ゾーンにおいてDC~200MHzの領域を観測することが可能でした。そうした低い周波数帯(数百MSPS未満に対応)において、ADCは直線性が高く、実効的なIIP2とIIP3も非常に優れています。そのため、IMD2の成分がノイズ・フロアよりも低くなり、問題として浮上しなかったのです。しかし、広帯域に対応するRFデバイスと同様に、数GHz、マルチオクターブに対応するADCでは、周波数が高くなるにつれて直線性が低下します。そのため、多くの場合、高い周波数領域においてIMD2はノイズ・フロアよりも大きくなります。したがって、今後はIMD2に対処しなければならなくなるということです。

SFDRの定義の拡張

上述したように、今後はIMD2が障害として浮上します。この状況に対応するためには、一般的なレシーバーのFOMである瞬時SFDRの定義を刷新しなければなりません。SFDRは、大きな信号が複数存在し、それによってIMDのスプリアスが発生している場合に、レシーバーがどれだけ小さな信号を検出できるかという能力を表します。その能力は、大きな信号に対するdB値で表現されます。

従来、SFDRは、NF、処理帯域幅と共にIMD3によって定義されていました。IMD3を基準とするSFDRは、多くの教科書で導出されています。その際、本稿と同様に「SFDRという言葉は瞬時SFDRのことを意味する」という前提で話を進めているケースもあります56。以下では、これをSFDR3と呼ぶことにします。SFDR3は次式のように表すことができます。

数式 1

現時点では、IMD2を基準とするSFDRの定義はあまり注目されていません。以下、この指標をSFDR2と呼ぶことにします。近いうちに、SFDR2は低減が必要な障害として注目されるようになるはずです。SFDR2は、SFDR3と同様に以下の式によって表すことができます。

数式 2

図2は、RFフロント・エンドにおけるスペクトルのシナリオについて示したものです。3つの信号(F1、F2、F3)が同時に存在し、それらによってIMDが生じています。各IMDにより、ダイナミック・レンジの下限が決まっています。それよりも下のレベルでは、広帯域に対応するデジタル・レシーバーにおいて本来の信号とIMDのスプリアスを簡単に区別することはできません。

図2. 複数の信号F1、F2、F3(各60MHz)を扱う場合のスペクトル。2次高調波、IMD2(赤)、IMD3(緑)、IMD2/IMD3の組み合わせ(グレー)に対応するスプリアスが生じます。茶色のラインは、ノイズ・フロアPNを表します。
図2. 複数の信号F1、F2、F3(各60MHz)を扱う場合のスペクトル。2次高調波、IMD2(赤)、IMD3(緑)、IMD2/IMD3の組み合わせ(グレー)に対応するスプリアスが生じます。茶色のラインは、ノイズ・フロアPNを表します。

先述したように、現在はIBWがサブオクターブのレシーバーが使われています。その場合、図2に破線の矩形で示しているように、IMD3だけが問題になります。IMD3は帯域内に現れるので、フィルタによって除去することができないからです。一方、IMD2と誘起信号は、簡単にフィルタリングできる位置にあります。そのため、IP2についてはそれほど心配する必要はありません。F3は、入力用のRFフィルタによって簡単に除去できます。それにより、F3 - F1とF3 - F2はノイズ・フロアより低下させることが可能です。F1とF2の2次高調波と同様に、F1 + F2によって生じるIMD2は、出力フィルタによって簡単に減衰させることができます。もちろん、ADCの2次性能は、ナイキストの折り返しスプリアスとの関連で考慮しなければなりません。ただ、フロント・エンドのIMD2は容易に扱えます。

マルチオクターブのIBWに対応するレシーバーでは、図2に実線の矩形で示したように状況が一変します。IMD2がIMD3よりも大きな懸念事項になるのです。この場合、IMD2のスプリアスと誘起干渉源は帯域内に存在します。それらをバンドパス・フィルタで除去しようとすると、マルチオクターブのIBWに対応させる意味がなくなってしまいます。そのため、フロント・エンドにおける干渉の軽減策として、(限界があるのにもかかわらず)チューナブル・ノッチ・フィルタに注目が集まっています。同フィルタを使うのであれば、マルチオクターブのスペクトルの大部分が削られてしまうということはありません。

図3は、マルチオクターブに対応する広帯域デジタル・レシーバーにおいて考慮すべき信号成分について示したものです。基本波となるマルチトーンの大きな信号、IMD2とIMD3のレベル、ノイズ・フロア、結果として得られるSFDRの関係を表しています。この例において、IBWは2GHzから6GHzまでの4GHzです。この条件の下、第1ナイキスト・ゾーンを対象としてサンプリングを行うADCのノイズと直線性を示しました。処理帯域幅は469kHzであると想定しています。

図3. マルチオクターブに対応する広帯域デジタル・レシーバーの信号成分。SFDR2とSFDR3は、最大の信号(基本波)からどれだけ離れていれば、より小さい信号を容易に検出できるのかということを表す指標です。広い範囲で値が変化するので、ここでは検出用の閾値をゼロに設定しています。実際には、SFDRから検出用の閾値を差し引くことになります。
図3. マルチオクターブに対応する広帯域デジタル・レシーバーの信号成分。SFDR2とSFDR3は、最大の信号(基本波)からどれだけ離れていれば、より小さい信号を容易に検出できるのかということを表す指標です。広い範囲で値が変化するので、ここでは検出用の閾値をゼロに設定しています。実際には、SFDRから検出用の閾値を差し引くことになります。

SFDR2とSFDR3は、それぞれに異なる動作点Pinで最適になります。それぞれのIMDのレベルがノイズの電力と交差する点で最適になるということです。当面は、フロント・エンドのRF帯域を制限するサブオクターブ対応のレシーバーが使われるはずです。そうすると、SFDR3によって全体のSFDRが決まることになります。最良のケースでは、79dBという非常に良好なSFDRを期待することができます。しかし、EW用のレシーバーがマルチオクターブのIBWに対応しなければならなくなれば、全体のSFDRはSFDR2によって決まることになります。SFDR3が最良になる入力レベル(Pin = -20dBm)では、IMD2のスプリアスによってSFDRが24dB低下します。つまり、SFDRは55dBとなります。やや残念な値ですが、これは許容できる結果だと言えます。

経験則によれば、特定のRF出力レベルPRF,OにおいてIMD2とIMD3のレベルは等しくなり、次式が成立します。

数式 3

言い換えると、この条件ではSFDR2とSFDR3の線が同じ点でノイズ・フロアと交差します。そのため、SFDR2が性能を制限することはありません。

先述したSFDRのシナリオでは、RFフロント・エンドからADCに-20dBmの信号を入力すると、OIP3は20dBmになります。また、IMD2とIMD3のスプリアスは同等のレベルです。OIP2によって性能が制限されないようにするには、次の式を満たさなければなりません。

数式 4

通常のデバイスにおいて、周波数、帯域幅、ノイズ、DC電力といった他の特性とのバランスを考慮すると、OIP2の性能は現在のままでは不十分です。そのため、次世代の適応型フロント・エンドについて考えた場合、干渉を軽減する技術に対する関心が高まることになるのです。

IMD2を低減するには、レシーバーにおいて最大入力レベルを-20dBmから-32dBmに下げる必要があります。その結果、最良のケースではSFDR2を66dBまで高めることができます。図3において、SFDRがこの最良な値になるのは、IMD2の線がノイズ・フロアと交差する点です。残念ながら、Pinが-32dBmという条件で得られるSFDR2の最良値は、同-20dBmという条件におけるSFDR3の最良値よりも13dB劣っています。また、最大入力レベルを下げると、ノイズの電力(感度)によって生じる制約について考慮しなければならなくなります。これについては、次のセクションで説明します。

処理帯域幅は何で決まるのか?

EW用のレシーバーの感度(ノイズ電力)は、処理帯域幅が狭くなるほど向上します。ただ、単に帯域幅を任意の小さな値に設定すればそれで済むというわけではありません。通常は、バランスをとるためにトレードオフに対処しなければならなくなります。では、その際に考慮すべき要因とは何なのでしょうか。この問いに答えるためには、デシメーション、FFT(高速フーリエ変換)およびそれらの関係について説明する必要があります。まず、次のように2つの変数を定義することにします。

数式 5

アナログ・デバイセズは、サンプリング・レートの高いADCを数多く提供しています。それらの製品は、DSPブロックを搭載しています。同ブロックを使用することにより、未処理のデータ・ストリームに対してフィルタリングとデシメーションを適用することができます。また、これらの機能は構成が可能です。得られたデータは一般にFPGAに送出されます。それらのデータは最小のペイロードであり、即座に使用できます。これらの処理については、稿末に示した参考資料3をご覧ください。デシメーションには明らかなメリットがあります。1つは、JESD204B/JESD204Cを利用してFPGAに送信するデジタル・ペイロードを削減できることです。もう1つ、ローカルのデシメーション専用回路(ASIC)を使用すれば、FPGAファブリックで同じ処理を実行する場合と比べて消費電力を削減できることもメリットになります。ローカルかつオンチップのデシメーションには、データ・ストリームを間引きつつ、消費電力を削減できることを超えるメリットがあります。以下、それについて説明しましょう。

図4に、広帯域に対応する最新のデジタル変換に使用される回路(ここでの説明に関連するもの)のブロック図を示しました。このフローは、データ・ストリームのサンプリング、デジタル・ダウンコンバージョン、フィルタリング、デシメーション、FFTの各処理で構成されています。

図4. ADCからのデータを処理する回路。デシメーションやFFTの処理が行われます。
図4. ADCからのデータを処理する回路。デシメーションやFFTの処理が行われます。

まず、fSでサンプリングしたデータを、微調整したNCO(Numerically Controlled Oscillator)を使用してベースバンド(複素I/Q)にデジタル・ダウンコンバートします。次に、プログラマブルなローパス・フィルタを適用します。このプリデシメーションのフィルタリングにより、IF(中間周波数)の帯域幅が決まります。これは、レシーバーのノイズ・フロアPNを決める2つの処理のうち1つ目の処理にあたります。IFの帯域幅を狭くするほど、フィルタリングによって広帯域のノイズが減衰します。そのため、帯域内の積分ノイズ電力が低下します(以下参照)。

数式 6

次に、係数がMという条件でデシメーションが行われ、実効サンプリング・レートがfS/Mに低下します。この処理では、M番目ごとのサンプル値だけが保持され、その間のサンプル値は破棄されます。

その下流に位置するFFTブロックは、レートがfS/M、帯域幅がfS/2Mのデータ・ストリームを取得します。FFTの長さNにより、ビンの幅とキャプチャ時間が決まります(以下参照)。

数式 7

このステップは、ノイズ・フロアを決める2つ目の処理に相当します。

デシメーションとFFTがレシーバーのノイズ・フロアに与える影響

図5は、広帯域に対応するデジタル・レシーバーの処理によって決まるノイズ・フロアKとADCのノイズ・スペクトル密度Lの関係を示したものです。この表現は、ADCで付加されるノイズのFOMとしてデータシートで広く利用できます。実際、アナログ・デバイセズの資料では、処理ゲイン、NSD、S/N比、量子化ノイズについてうまく説明しています7

図5から得られる最も有用な情報は以下の式で表せます。

数式 8

処理のノイズ・フロア(図5のK)はPNと同じものであり、式(1)と式(2)に代入することができます。MとNは、設計上のトレードオフと次のセクションで説明する制約に基づいて慎重に選択しなければならないことに注意してください。

図5. デシメーション、FFTの処理と各種ノイズ・レベルの関係
図5. デシメーション、FFTの処理と各種ノイズ・レベルの関係

デシメーション係数Mを大きくすると、FFTの長さN(図5のE)を増加させるのと同様の効果が得られます。すなわち、ノイズ・フロア(図5のC)を低下させることが可能になります。但し、そのメカニズムは全く異なることに注意する必要があります。デシメーションを行う際には、デジタル・フィルタを使用してチャンネルの帯域を制限しなければなりません。それにより、実効ノイズ帯域幅が決まり、更にはチャンネルの全積分ノイズ(図5のD)も定まります。また、検出可能な信号の最大瞬時スペクトル帯域幅も決まります。それに対し、FFTでは、それ自体でフィルタリングの効果が生じるわけではありません。ただ、チャンネルの全積分ノイズがN/2個のビンに分散され、スペクトル・ラインの分解能が決まります。Nが大きくなるほどビンは多くなり、ビンあたりのノイズ成分が小さくなります8。全体としては、デシメーション係数MとFFTの長さNによってFFTビンの幅が決まります。処理帯域幅(図5のF)について議論する際には、多くの場合、こうしたパラメータはひと括りにされます。実際には、信号帯域幅、周波数分解能、感度、遅延の要件に対する微妙な影響に基づいて、各値のバランスをとる必要があります。次のセクションでは、これについて説明します。

処理帯域幅とシステム性能のトレードオフ

デシメーション係数MとFFTの長さNは、以下に示すように優先度の高い特性に影響を及ぼします。

ここでは、連続的なスペクトルのキャプチャ、検出、処理にかかるトータルの時間を遅延と呼ぶことにします。遅延はできるだけ短く抑える必要があります。多くのシステムでは、リアルタイムに近い動作が求められるからです。そのためには、M×Nの値をできるだけ小さく抑えなければなりません。FFTの長さが大きくなると周波数分解能が向上し、積分ノイズがより多くのビンに分散されます。そのため、ノイズ・フロアが低下します。この場合のトレードオフ要因はアクイジション時間です。これは大きな問題になります。アクイジション時間は次式のように表すことができます。

数式 9

IFチャンネルの最小帯域幅は、検出可能な最小のパルス幅PWによって決まります。パルス幅が短くなると、その周波数成分は比較的広い周波数帯域に広がります。IFチャンネルの帯域幅が狭すぎると、信号の周波数成分が切り捨てられます。その結果、短いパルスは正常に検出されなくなります。Mの最大値はIFチャンネルの最小帯域幅によって決まります。最小帯域幅は、以下の基準を満たす必要があります。

数式 10

周波数分解能と感度は、FFTビンの幅が狭くなるほど向上します。FFTビンの幅を狭めるには、Nを増加させなければなりません。パルス幅とPRI(パルス繰り返し間隔)を長くするには、近接するスペクトル・ラインを分解するためにより高い分解能が必要になります。これは、適切な検出を行うにはNを大きくしなければならないということを意味します。Nを増加させるとスペクトル・ラインの分解能が向上しますが、その効果が得られるのはMで決まるIFの帯域幅内においてのみです。使用するデシメーション係数が大きすぎる場合、Nを増加させると、Mで決まるIFの帯域幅内では周波数分解能が向上します。しかし、欠落した信号帯域幅を回復することはできません。例えば、レシーバーの最小パルス幅より幅が短いパルス列は、周波数領域においてメイン・ローブがデシメーションの帯域幅を超えるsinc関数となります。Nを増加させると、パルス列のPRF(パルス繰り返し周波数)を分解しやすくなります。しかし、パルス幅を分解することはできません。その情報は失われてしまうということです。唯一の解決策は、デシメーション係数Mの値を下げて、IFの帯域幅を増加させることです。

パルス列のデシメーション、FFT、検出

広帯域に対応するEW用のレシーバーでは、同時に入射するレーダーのパルス列のデインターリーブ、識別、追跡に多くの労力を費やします。レーダーにおいて、キャリア周波数、パルス幅、PRIは、どの信号が何であるかを特定する上で非常に重要な識別情報になります。検出には、時間領域の情報と周波数領域の情報の両方が使用されます9。非常に重要なのは、できるだけ短い時間内にパルス列の検出、処理を行い、それに反応することです。EW用のレシーバーでは、エネルギーの大きい妨害パルスを浴びながら遠方にある複数の目標物を同時に追跡する必要があります。そのため、ダイナミック・レンジが非常に重要になります。

パルス列に対するFFTの例

ここでは、パルス列を処理する2種類のレーダーを例にとります。1つ目はパルス・ドップラー・レーダーの例です。デューティ・サイクルが10%でPWが非常に短く(100ナノ秒)、PRFが非常に高くなります。もう1つは、PWとPRIが比較的長い(デューティ・サイクルとPRFが低い)パルス・レーダーをシミュレートした例です。以下に示すプロットと表には、デシメーション係数MとFFTの長さNが、時間、感度(ノイズ・フロア)、周波数分解能に与える影響が現れています。表1は、容易に比較を行えるようにするために、各種のパラメータについてまとめたものです。表中の値は代表的な例を示したものであり、特定のレーダーに対応しているわけではありません。とはいえ、現実的な値であることは確かです。

表1. パルス・ドップラー・レーダーとパルス・レーダーの概要
パラメータ パルス・ドップラー・レーダー
パルス・レーダー
PW 短い 100ナノ秒 長い 10マイクロ秒
PRI 短い 1マイクロ秒 長い 1ミリ秒
PRF 高い 1 MHz 低い 1 kHz
デューティ・サイクル 中程度/高い 10% 中程度/低い 1%
デシメーション係数M 低い 256 高い 1536
FFTの長さN 少ない 128~512 多い 16384~65536
時間 短い 2マイクロ秒~9マイクロ秒 長い 2ミリ秒~7ミリ秒
感度 低い –91 dBFS 高い –120 dBFS

ここで重要なのは、次のようなことです。MとNとして、各1つの値を定めればそれでよいというわけではありません。それだけであらゆるケースに対応することは不可能です。EW用のどのようなレシーバーにおいても、高度な検出アルゴリズムと並列チャネライゼーションを利用するためには、それぞれについて広い範囲の中から適切な値を選択しなければなりません。ここでは詳細には触れませんが、EW用のレシーバーでは、複数の信号を同時に検出する必要があります。そのため、高速かつ高い適応性で構成を実施できることが重要になります。ダイナミック・レンジと感度は、検出の対象となるパルスの特性から直接的な影響を受けます。

広帯域デジタル・レシーバーによるパルス・ドップラー・レーダーの信号の検出

ここではFFTの結果を2つ示します。いずれもパルス・ドップラー・レーダーにおけるシナリオに対応した例です。

図6に示したのが1つ目のFFT結果です。FFT結果のメイン・ローブの幅を基に信号のパルス幅を求めるには、2周期分をやや上回るパルスが必要です。デシメーション係数Mにより、メイン・ローブといくつかのサイドローブを十分に捕捉できるIFの帯域幅が設定されます。応答時間は非常に高速です。高速な応答時間に対しては、ノイズ・フロアと周波数分解能の悪化がトレードオフ要因になります。周波数分解能が不足しているので、このFFT結果からPRIの情報は得られないということに注意してください。

図6. パルス・ドップラー・レーダーのパルスを取得した結果(その1)。パルス幅が狭くPRFが高い典型的なパルス列を高速にキャプチャしています。
図6. パルス・ドップラー・レーダーのパルスを取得した結果(その1)。パルス幅が狭くPRFが高い典型的なパルス列を高速にキャプチャしています。

図7に示したのが2つ目のFFT結果です。サンプル長N(および時間)が増加するにつれて、ノイズ・フロアと周波数分解能が改善されることがわかります。Mの値は先ほどの例と同じです。約9周期分のパルスにより、FFT結果からPRI(1/PRF)を十分に求められるレベルまで周波数分解能が高まっています。ノイズ・フロアはサイドローブの間に現れています。

図7. パルス・ドップラー・レーダーのパルスを取得した結果(その2)。スペクトル・ラインを分解するために、FFTの長さを多くとっています。
図7. パルス・ドップラー・レーダーのパルスを取得した結果(その2)。スペクトル・ラインを分解するために、FFTの長さを多くとっています。

広帯域デジタル・レシーバーによるパルス・レーダーの信号の検出

更に2つのFFT結果を示します。いずれも、パルス幅がより広いパルス・レーダーのシナリオに対応しています。

図8に示したのが1つ目のFFT結果です。このパルス・レーダーの場合、PRIがはるかに長く、パルス密度が低くなっています。そのため、Nの値をはるかに大きくする必要があります。Mの調整方法は、完全にシステムに依存します。同じIFチャンネルで短いパルスと長いパルスを同時に検出する必要がある場合には、Mは短いパルスのスペクトル帯域幅に応じて設定しなければなりません。つまり、Mは自由に増加させることはできないということです。単体で考えると、長いパルスに対応するにはIFの帯域幅を狭くする必要があります。したがって、チャンネルのノイズを改善し、その結果として感度を向上させるためには、Mをより高い値に設定すればよいということになります。但し、必要なキャプチャ時間、つまりFFTの長さNははるかに長くとらなければなりません。結果として、長いパルスを分解するためにシステムが十分な長さNで信号を取得している間に、検出アルゴリズムが短いパルスのシナリオに即して中間的な決定を行おうとする可能性が高くなります。

図8. パルス・レーダーのパルスを取得した結果(その1)。パルス周期が長くPRFが低い典型的なパルス列を高速にキャプチャしています。
図8. パルス・レーダーのパルスを取得した結果(その1)。パルス周期が長くPRFが低い典型的なパルス列を高速にキャプチャしています。

図9に、2つ目のFFT結果を示しました。この例からは、PRIが長い(PRFが低い)場合、スペクトル・ラインが非常に接近することがわかります。これに対処するには、FFTビンの幅を非常に狭くするか、周波数分解能を非常に高くしなければなりません。その場合、更に長い時間(FFTの長さN)が必要になることがトレードオフ要因になります。一方で、感度がより向上するというメリットが得られます。

図9. パルス・レーダーのパルスを取得した結果(その2)。FFTの長さを大きくとり、スペクトル・ラインを分解しています。
図9. パルス・レーダーのパルスを取得した結果(その2)。FFTの長さを大きくとり、スペクトル・ラインを分解しています。

RFフロント・エンドにADCをカスケード接続してシグナル・チェーンを構成

ダイナミック・レンジと感度の目標を設定したら、RFフロント・エンドに組み合わせるデジタル・データ・コンバータについて考えることになります。レシーバーの感度(NF)は、RFフロント・エンドによって決まります。また、そのRFフロント・エンドにより、スペクトルに対してシグナル・コンディショニングが適用されることになります。その際には、ADCの性能によってレシーバーのIP3とIP2が決まるように、直線性のヘッドルームを十分に確保しなければなりません。通常、RFフロント・エンドのゲインとしては、求められるカスケードNF(シグナル・チェーン全体としてのNF)を十分に確立できる値を設定します。それ以上のゲインを設定すると、一般にダイナミック・レンジが損なわれることになります。RFフロント・エンドがダイナミック・レンジに影響を及ぼし、ADCの性能が十分に活かされなくなるというのは、絶対に避けなければなりません。

ここで、実際の設計に役立つコツを紹介しましょう。それは、ADCのFOMを、等価なRFカスケード・パラメータに変換し、ADCをRF対応のブラック・ボックスのように扱うというものです。以下、経験則を式の形で示します。

数式 11

ここで、PRF(dBm)は、IMD3とIMD2のレベルの測定に使われるADCの入力RFレベルです。

RFフロント・エンドにADCをカスケード接続したシグナル・チェーン全体のNFは、処理ゲインを調整する前の広帯域ノイズに対応することに注意してください。

RFフロント・エンドにADCをカスケード接続したシグナル・チェーンの構成例

図10に示したのは、RFフロント・エンドにADCをカスケード接続したシグナル・チェーンの実例です。このシグナル・チェーンは、以下に示すアナログ・デバイセズの最新製品を使用して構成しています。

  • ADMV8818:チューニングが可能なハイパス・フィルタ/ローパス・フィルタ。プログラマブルな広帯域対応製品です。
  • ADRF5730:広帯域に対応するデジタル減衰器。SOI(Silicon on Insulator)を採用しています。
  • ADRF5020:広帯域に対応する SPDT(単極双投)スイッチ。SOI を採用しています。
  • ADL8104:IP2 が極めて高い広帯域対応の RF アンプ
  • AD9082:MxFE(ミックスド・シグナル・フロント・エンド)製品。12GSPSのDACを4個、6GSPSのADCを2個集積しています。)

これらに加え、アナログ・デバイセズが開発した広帯域/200Wに対応するRFリミッタを使用しています。更に、フォーム・ファクタが小さくQが高い固定フィルタも適用しています。

図10. RFフロント・エンドの構成例。高感度モードとバイパス・モードの切り替えに対応しています。
図10. RFフロント・エンドの構成例。高感度モードとバイパス・モードの切り替えに対応しています。

ダイナミック・レンジを維持するために、昔から使われている手法があります。それは、入力信号が小さい場合には高感度モードで動作させ、入力信号が大きい場合にはバイパス・モードで動作させるよう切り替えを実施するというものです。表2に示すように、高感度モードのパスではNF性能を優先します。一方、バイパス・モードのパスではNFについては妥協し、高い直線性(IP2とIP3)を優先します。

表2. RFフロント・エンドのブラック・ボックス・パラメータ。2つのモードに対する値の例を示しています。
モード G〔dB〕 NF〔dB〕 IIP2 〔dBm〕 IIP3〔dBm〕 IP1dB〔dBm〕
高感度 10 15 31 17 5
バイパス –14 14 75 40 25

表3に示したのは、RFフロント・エンドとADCのブラック・ボックス・パラメータです。2つのモードについて、カスケード構成のシグナル・チェーン全体でどのような性能が得られるのかまとめました。

高感度モードでは、ノイズ・フロアによってダイナミック・レンジが制限されます。そのため、カスケードNFを優先することになります。RFフロント・エンドのノイズ指数は、主に干渉の軽減に必要なフロント・エンド・フィルタの挿入損失(この例では6dBと想定)に依存します。アンプでは複数の信号によるIMDが生じるので、フロント・エンド・フィルタは、その効果が得られるようにアンプの前に配置しなければなりません。

バイパス・モードでは、SOI技術の効果によって極めて高い直線性が得られます。アンプの限られた直線性が、より高い直線性、より低いゲイン、より高いNFに置き換わるので、この部分にはコツのようなものはありません。

表3. カスケード性能の例。上は高感度モードにおける値、下はバイパス・モードにおける値です。「全体」の列は、RFフロント・エンドにADCをカスケード接続したシグナル・チェーン全体の性能を表します。 
  RFフロント・エンド ADC 全体 単位
フルスケール   –6.5   dBm
NSD   –148   dBFS/Hz
    –154.5   dBFS/Hz
ゲイン 10 0   dB
NF 15 19.5 16.1 dB
IIP2 31 35 21.5 dBm
IIP3 17 20 9.2 dBm
Pi –40 –30   dBm
PN     –91.2 dBm
  RFフロント・エンド ADC 全体 単位
フルスケール   –6.5   dBm
NSD   –148   dBFS/Hz
    –154.5   dBFS/Hz
ゲイン –14 0   dB
NF 14 19.5 33.5 dB
IIP2 75 35 48.6 dBm
IIP3 40 20 33.0 dBm
Pi –15 –29   dBm
PN     –97.8 dBm

広帯域デジタル・レシーバーの設計結果、最適化

図11、図12、図13に示した性能ヒートマップは、感度解析を行った結果です。それぞれ、以下の値を変化させた場合の瞬時SFDRをDR(dB)として示しています。

  • 処理帯域幅と RF 入力レベル
  • RF フロント・エンドの IIP2 と RF 入力レベル
  • RF フロント・エンドの NF と RF 入力レベル

各シナリオは、高感度モードのパスとバンドパス・モードのパスで実行しました。矩形で囲んだ部分は、望ましい動作領域を表しています。これらの表に示した値は、RF入力レベルPinの最大値に対するダイナミック・レンジ(SFDR)を表しています。つまり、ノイズ・フロアまたはIMDの最大スプリアスまでの距離に相当します。いずれの表についても、静的な変数は、先ほど示したパラメータに基づいて設定してあります。

先述したように、図11で選択されている処理帯域幅Bvは、波形の検出目的に応じて決まります。Bvの値が低くなるとノイズ・フロアが低下し、Pinが低い場合のダイナミック・レンジが向上します。但し、FFTに要する時間は長くなります。逆に、Bvの値が高くなると、ノイズ・フロアが上昇します。また、感度が低ければダイナミック・レンジが制限されます。その間のバランスがとれた位置に適切な動作領域が存在します。

図11. PinとBvに対する瞬時SFDR。上は高感度モードの場合、下はバイパス・モードの場合です。
図11. PinとBvに対する瞬時SFDR。上は高感度モードの場合、下はバイパス・モードの場合です。

図12に、2つ目の性能ヒートマップを示しました。これを見ると、Pinが低い場合には感度によってダイナミック・レンジが決まり、IIP2は無関係であることがわかります。中間領域では、IIP2に対して性能が最も敏感になることも見てとれます。ほとんどのユース・ケースでは、Pinは中間領域に相当する値になる可能性があります。高感度モードからバイパス・モードへ切り替わるポイントに向かってPinが増加するにつれ、アンプの直線性、特にIP2が非常に重要になります。ADL8104は、極めてIP2が高いことを特徴とします。重要な中間領域の全体にわたり卓越した性能を発揮するので、高いダイナミック・レンジが維持されます。

バイパス・モードのより高いIIP2により、最良のダイナミック・レンジに追従すべく、動作領域において矩形で囲まれる部分は下方に移動します。

図12. PinとRFフロント・エンドのIIP2に対する瞬時SFDR。上は高感度モードの場合、下はバイパス・モードの場合です。
図12. PinとRFフロント・エンドのIIP2に対する瞬時SFDR。上は高感度モードの場合、下はバイパス・モードの場合です。

図13に3つ目の性能ヒートマップを示しました。NFの大幅な改善は、SWaP-Cと直線性に非常に大きな影響を与える可能性があります。図13は、中間領域のBvを使用する場合、ダイナミック・レンジに対するNFの効果は徐々に減少するということを表しています。NFが低くなっても相応の効果が得られるようにするには、それに伴ってBvを減少させる必要があります。それに向けては、関連するトレードオフを許容しなければなりません。高感度モードでは、NFが10dB~15dBの範囲にある場合に良好な結果が得られています。一方、バイパス・モードでは、直線性に対するメリットを考えると、NFの高さは前向きなトレードオフ要因だと捉えられるでしょう。バイパス・モードでは、NFは20dB~25dBの範囲に収めるのが理想的です。バイパス・モードでNFを向上させても、IMDによる制限が加わるため、ダイナミック・レンジの向上にはつながりません。

図13. PinとRFフロント・エンドのNFに対する瞬時SFDR。上は高感度モードの場合、下はバイパス・モードの場合です。
図13. PinとRFフロント・エンドのNFに対する瞬時SFDR。上は高感度モードの場合、下はバイパス・モードの場合です。

まとめ

EWのアプリケーションでは、マルチオクターブ、数GHzのIBWに対応するRFチューナや、広帯域対応のデジタル・レシーバーへの移行が実現されつつあります。そうすると、ダイナミック・レンジに影響を及ぼすIMD2が新たな課題として浮上します。現在、SFDRについては、IMD3の観点から見た場合の検討事項に注目が集まっています。今後は、IMD2の観点からの検討も必要になり、設計者はSFDR2とSFDR3の両方について考慮しなければならなくなるのです。信号の検出と時間の要件に基づき、処理帯域幅がその場で変化するため、システムのノイズ・フロアは常に変動します。ノイズ・フロアを最適化するように設計を行う際には、デシメーション係数MとFFTの長さNによってFFTビンの幅が決まることになります。しかし、これらについては個々に考慮すべき重要な影響が生じます。本稿では、MとNを変化させた場合にパルス列のFFT結果がどのように変化するのかを示す例を紹介しました。ADCの性能が高まるにつれ、RFフロント・エンドの性能は広帯域対応のRFコンポーネントに依存するという状況が続きます。それらのコンポーネントは、特性を調整可能で周波数を選択できる直線性の高いものでなければなりません。RFフロント・エンドにはADCをカスケード接続することを前提とし、シグナル・チェーン全体のRF特性について考慮しながら設計を進める必要があります。

MATLAB®のコード

参考資料

1Peter Delos「広帯域RFレシーバー・アーキテクチャ・オプションの検討」Analog Devices、2017年2月

2Ahmed Ali、Huseyin Dinc、Paritosh Bhoraskar、Scott Bardsley、Chris Dillon、Mohit Kumar、Matthew McShea、Ryan Bunch、Joel Prabhakar、Scott Puckett「A 12b 18GS/s RF Sampling ADC with an Integrated Wideband Track-and-Hold Amplifier and Background Calibration(12ビット/18GSPSのRF対応ADC、広帯域のトラック&ホールド・アンプとバックグラウンド・キャリブレーション機能を内蔵)」2020 IEEE International Solid-State Circuits Conference、2020年2月

3 AD9213 data sheet(データシート)、Analog Devices、2020年3月

4 AD9174 data sheet(データシート)、Analog Devices、2019年7月

5William F. Egan「Practical RF System Design(RFシステムの実践的な設計手法)」John Wiley & Sons、2003年4月

6James Bao-Yen Tsui「Microwave Receivers and Related Components(マイクロ波に対応するレシーバーと関連コンポーネント)」Peninsula、1983年

7Ian Beavers「ADCの「ノイズ・スペクトル密度」を理解する」Analog Devices、2017年12月

8Travis F. Collins、Robin Getz、Di Pu、Alexander M. Wyglinski「Software-Defined Radio for Engineers(技術者のためのソフトウェア無線)」Artech House、2018年

9 James Tsui、Chi-Hao Cheng「Digital Techniques for Wideband Receivers(広帯域対応レシーバーのためのデジタル技術)」SciTech、2015年

10Duty Cycle. Electronic Warfare and Radar Systems Engineering Handbook(EW/レーダー・システムに関する技術ハンドブック)、 Naval Air Systems Command、1997年4月

謝辞

本稿のコンセプトをまとめることができたのはチームの協力のおかげです。Nate Turner、Brad Hall、Wyatt Taylor、Frank Murden、Pete Delos、Ed Woertz、Robin Getz、Travis Collinsの尽力に感謝します。また、本稿の多くの部分は、James Tsui氏(博士)の「Digital Techniques for Wideband Receivers(広帯域対応レシーバーのためのデジタル技術)」から着想と情報を得て執筆しました。詳細に興味がある方には、同書を強くお勧めします。

著者

Benjamin Annino

Benjamin Annino

Benjamin Anninoは、アナログ・デバイセズのアプリケーション・ディレクタです。航空/防衛ビジネス・ユニットを担当しています。2011年にHittite Microwave(現在はアナログ・デバイセズに統合)に入社。2014年にアナログ・デバイセズに転籍しました。それ以前は、Raytheonで様々なレーダー技術に従事。ダートマス大学で電気工学の学士号、マサチューセッツ大学ローエル校で電気工学の修士号、マサチューセッツ大学アマースト校で経営学の修士号を取得しています。