AD6688

新規設計に推奨

RFダイバーシティーと1.2GHz BW 監視用レシーバ

データシート (Rev. 0) 製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品情報

  • JESD204B (サブクラス 1)にコード化されたシリアル・デジタル出力
    • 各レーンで最大16 Gbps のレーン・レートに対応
  • チャンネルあたりの全電力1.7 W ＠3 GSPS（デフォルト設定）
  • 振幅−2 dBFS、2.6 GHzの入力の場合の性能
    • SFDR = 70 dBFS
    • NSD = -148.0 dBFS/Hz
  • 振幅-9 dBFS、2.6 GHzの入力の場合の性能
    • SFDR = 75 dBFS
    • NSD = -151.4 dBFS/Hz
  • 入力バッファを内蔵
  • ノイズ密度＝-152.0 dBFS/Hz
  • DC動作電源電圧：0.975 V、1.9 V、2.5 V
  • アナログ入力フルパワー帯域幅(−3 dB)：9 GHz
  • 効果的なAGCの実施ための振幅検出ビット
  • チャンネル当たり2個の広帯域デジタル・プロセッサを内蔵
    • 48ビットNCO
    • 4個の直列接続ハーフバンド・フィルタ
  • 位相コーヒーレントなNCOスイッチング
    • 最大4チャンネル可能
  • シリアル・ポートの制御
    • 2分周と4分周の整数クロック
    • 柔軟なJESD204Bレーン構成
  • オンチップ・ディザ

AD6688は1.2 GHz帯域幅のミックスド・シグナル、ダイレクト無線周波数(RF) サンプリング・レシーバです。このデバイスは2個の14ビット、3.0 GSPSのA/Dコンバータ(ADC)と4個の広帯域デジタル・ダウンコンバータ(DDC)から成る各種デジタル・シグナル・プロセッサ・ブロックで構成されています。AD6688はバッファとサンプル＆ホールド回路を内蔵し、低消費電力、小型、使い易さを考慮して設計されています。この製品は通信アプリケーションに対応するように設計されており、最大5 GHzの広帯域アナログ信号を直接サンプリングできます。ADC入力の-3 dB帯域幅は9 GHz以上です。AD6688は小型パッケージで、広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を達成するように最適化されています。

デュアルのADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザ選択可能な、多様な入力範囲をサポートします。電圧リファレンスを内蔵しているので回路設計が容易です。アナログ入力とクロック信号は差動入力です。ADCのデータ出力は内部でクロスバー・マルチプレクサを通して4つのデジタル・ダウン・コンバータ（DDC)に接続されています。各DDCは直列接続された最大5段の信号処理段で構成されています：48ビット数値制御発振器(NCO)と最大4個のハーフバンド・デシメーション・フィルタ。NCOにはプリセットする帯域を汎用入／出力(GPIO)ピン を介して選択できるオプションがあり、最大3種類の帯域を選択できます。DDCモード間のAD6688の動作はSPI プログラマブル・プロファイルを介して選択可能です。

AD6688はDDC回路の他に、通信用レシーバ内に自動ゲイン制御 (AGC) 機能を簡素化する複数の機能を備えています。さらに、スレッショールドが可変の検出器を使うと、ADCのレジスタ 0x0245の中の高速検出制御ビットを使って着信信号電力をモニターすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータのレイテンシは小さいため、ユーザは迅速にシステム・ゲインを下げて、ADC入力がオーバーレンジ状態になるのを防ぐことができます。高速検出出力に加え、AD6688は信号をモニターする機能も備えています。信号モニター・ブロックは、ADCでデジタル化された信号に関する追加の情報を提供します。

DDCの構成と受信ロジック・デバイスの許容レーン・レートに応じて、サブクラス1 JESD204Bに基づく高速シリアル出力を1レーン、2レーン、4レーン、6レーン、8レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。

AD6688には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は3線式 シリアル・ポート・インターフェース(SPI) を使って設定可能です。

AD6688は196ボールの鉛フリーBGAパッケージを採用し、-40°C～+85°Cの周囲温度範囲で仕様を規定しています。

製品のハイライト

  1. フルパワー帯域幅は広く、最大9GHz(-3dBポイント)までの信号のIFサンプリングをサポート。
  2. 内蔵の4個の広帯域デシメーション・フィルタとNCO回路により、マルチバンド・レシーバをサポート。
  3. GPIOピンを使ってイネーブルにする高速NCOスイッチング。
  4. 個別のシステム要求を満たすために製品の各種特性と機能を柔軟なSPIインターフェースを使って制御。
  5. プログラマブル高速オーバーレンジ検出と信号モニター。
  6. システムの温度管理用ダイオード温度センサーを内蔵。
  7. 12mm × 12mm、196 ピン BGA

アプリケーション

  • ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ
  • 3G/4G、 TD-SCDMA、 W-CDMA、 GSM、 LTE、 LTE-A
  • DOCSIS 3.0 CMTS アップストリーム・レシーバ・パス
  • HFCデジタル・リバース・パス・レシーバ
AD6688
RFダイバーシティーと1.2GHz BW 監視用レシーバ
AD6688 Functional Block Diagram AD6688 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

デバイス・ドライバ 1

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
クロックIC 5
LTC6951
最終販売 超低ジッタ VCO内蔵の複数出力 クロック・シンセサイザ
LTC6952
最終販売 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz PLL
HMC7044
新規設計に推奨

JESD204B / JESD204 用機能付き、3.2 GHz、14 出力、高性能ジッター減衰器
AD9528
新規設計に推奨

クロック・ジェネレータ、14 LVDS / HSTL出力、JESD204B対応

※英文データシート（Rev.C）、和文データシート（Rev.0）に対する正誤表があります
LTC6953
最終販売 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz クロック分配器
ファンアウト・バッファ ＆ スプリッタ 2
LTC6955
最終販売 超低ジッタ、7.5 GHz、11 出力ファンアウト・バッファ・ファミリー
HMC7043
新規設計に推奨

JESD204B/JESD204C 用機能付き、3.2 GHz、14 出力、高性能ファンアウト・バッファ
Modal heading
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

設計ツール 1

ADC Companion Transport Layer RTL Code Generator Tool

This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

ツールを開く

IBISモデル 1

Sパラメータ 1

LTspice

LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。

 

評価用キット

eval board
schematic 1
schematic 2
schematic 3
AD6688-3000EBZ

AD6688 評価用ボード

今すぐ購入 詳細を表示

機能と利点

  • AD6688-3000 用のフル機能評価用ボード
  • 広帯域バラン駆動入力
  • 外部電源不要。FMC コネクタからの 12V-1A および 3.3V-3A 電源を使用
  • ACE を介したデバイス制御・解析用の単一のソフトウェア・インターフェース

製品詳細

AD6688-3000EBZ は、14 ビットの 3GSPS デュアル A/D コンバータ（ADC）である AD6688-3000 をサポートします。このデバイスはオンチップ・バッファとサンプル＆ホールド回路を備えており、低消費電力、小型化、使いやすさを追求し、最大 5 GHz のアナログ信号のダイレクト RF サンプリングに対応するように設計されています。このADC 入力の 3 dB 帯域幅は 9 GHz を超えます。AD6688 は、広い入力帯域幅、高いサンプリング・レート、優れた直線性、低消費電力を小型パッケージで実現できるように最適化されています。


このリファレンス設計は、ADC をさまざまなモードおよび構成で動作させるのに必要なすべてのサポート回路を提供します。ADS7-V2EBZ データ・キャプチャ・カードと直接インターフェースできるように設計されているので、ユーザはキャプチャされたデータをダウンロードして解析できます。デバイスの制御とその後のデータ解析は、ACE ソフトウェア・パッケージを使って行えます。

eval board
schematic 4
ADS7-V2EBZ

FPGAベースのデータ・キャプチャ・キット

今すぐ購入 詳細を表示

機能と利点

  • Virtex-7 FPGAに基づく
  • 1つのFMC-HPCコネクタ
  • 10個の13.1Gbpsトランシーバーをサポート
  • 2つのDDR3-1866 DIMM
  • シンプルなUSB ポート・インターフェース（2.0）



製品詳細

ADS7-V2評価用ボードは、アナログ・デバイセズの高速A/Dコンバータ、D/Aコンバータ、およびビット・レートが最大13.1GbpsのJESD204Bに準拠したトランシーバーの評価をサポートするために開発されました。以下のQuick Start Wikiサイトに、プラットフォームの概要が記載されています。更に、ボードの各使用例に独自のセクションがあります（例：高速A/Dコンバータの評価にADS7-V2を使用）。ADS7-V2は、特定のアナログ・デバイセズの評価用ボードのみでの使用を意図しています。開発プラットフォームとしての使用は意図しておらず、スタンドアロン動作はサポートしていません。FPGA開発キットについては、Xilinx社および当社認定の販売代理店にお問い合わせください。

AD6688-3000EBZ
AD6688 評価用ボード
AD6688-3000EBZ Evaluation Board AD6688-3000EBZ Evaluation Board - Top View AD6688-3000EBZ Evaluation Board - Bottom View
ADS7-V2EBZ
FPGAベースのデータ・キャプチャ・キット
ADS7-V2EBZ

最新のディスカッション

6 週前
The AD6688 exhibits sporadic, abrupt noise-floor jumps in the time domain when operated at a 3 Gsps sampling rate.
35 週前
AD6688 HDL project based on ADS7-v2ebz
35 週前
Question about Bandwidth in AD6688 Datasheet
EngineerZone®で関連するディスカッションを見る

最近表示した製品