AD6677
AD6677
Info :
新規設計に推奨
Info :
新規設計に推奨
製品の詳細
製品の詳細
お探しの製品ではありませんか
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
製品モデル
2
1Ku当たりの価格
最低価格：$47.29
特長
- JESD204Bサブクラス0またはサブクラス1コードのシリアル・デジタル出力
- 信号対ノイズ比（SNR）：71.9dBFS＠AIN＝185MHz、＠250MSPS（NSRを33％に設定）
- スプリアス･フリー･ダイナミックレンジ（SFDR）：87dBc＠AIN＝185MHz＠250MSPS
- 総合消費電力：250MSPSで435mW
- 動作電源電圧：1.8V
- 整数1～8の入力クロック分周器
- サンプル・レート：最大250MSPS
- 最大400MHzまでのIFサンプリング周波数
- A/Dコンバータ（ADC）用電圧リファレンス内蔵
- 柔軟なアナログ入力範囲：
- 1.4V p-p～2.0V p-p（公称入力範囲：1.75V p-p）
- ADCクロックのデューティ・サイクル・スタビライザ（DCS）を内蔵
- シリアル・ポート制御
- 省電力のパワーダウン・モード
製品概要
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=ja&h=24&w=24&hash=8FE198C1188D0BCB070397DC2E4811D6){kind=icon}
AD6677は、11ビット、250MSPSの中間周波数（IF）レシーバで、特に、高ダイナミックレンジ性能、低パワーおよび小型サイズを必要とする通信アプリケーションでの、マルチ・アンテナ・システムをサポートするように設計されています。
この製品は、高性能A/Dコンバータ（ADC）とノイズ・シェーピング・リクオンタイザ（NSR）のデジタル・ブロックから構成されています。ADCは、マルチ・ステージ、出力誤差修正ロジックを集積した差動パイプライン・アーキテクチャで構成されており、それぞれのADCは、差動パイプラインの初段内に広帯域のスイッチド・キャパシタ･サンプリング・ネットワークを特長としています。リファレンス電圧を内蔵しているためデザインが容易です。デューティ・サイクル・スタビライザ（DCS）は、ADCへのクロック・デューティ・サイクルの変動を補償しますので、コンバータは優れた性能を維持することができます。
ADC出力はNSRブロックに、内部で、接続されています。内蔵のNSR回路は、ナイキスト帯域内のより小さな周波数バンドでのSNR性能を向上させます。このデバイスは、SPIを介して、選択可能な2つの異なる出力モードをサポートします。NSR機能がイネーブル状態では、ADCの出力は、AD6677が、ナイキスト帯域内の制限された部位で、11ビット出力分解能を維持しながら、改良されたSNR性能をサポートするような処理がされます。
NSRブロックは、サンプルクロックの22％または33％のどちらかの帯域幅を提供するように、プログラムすることができます。例えば、250MSPSのサンプルクロック・レートでは、AD6677は、22％モードで55MHz帯域幅では最大76.3dBFSまでのSNR、33％モードで82MHz帯域に関するSNRは最大73.5dBFSまでを達成することができます。
NSRブロックがディスエーブル時は、ADCデータは、11ビットの分解能で、出力に直接提供されます。AD6677は、このモードで動作する場合、ナイキスト帯域全体で最大65.9dBFSまでのSNRを達成することができます。これによって、AD6677は、広い帯域幅を必要とするデジタル・プリディストーション・オブザベーション・パスのような通信アプリケーションで、使うことができます。
出力データは、外部のJESD204Bシリアル出力レーンへ直接出力することができます。この出力は電流モード・ロジック（CML）電圧レベルとなっています。1つのモードがサポートされており、出力のコード・データは、1つのレーン（L＝1；F＝4）を通して送られます。同期入力制御（SYNCINB±とSYSREF±）が提供されています。
AD6677レシーバは、IF周波数の広いスペクトルをデジタル化します。このIFサンプリング・アーキテクチャは、従来型アナログ技術または集積度の低いデジタル方式と比べると部品コストと複雑さを大幅に削減します。
柔軟なパワーダウン・オプションは、必要に応じて大幅な省電力を可能にします。プログラマブルのオーバ・レンジ・レベル検出は、専用のファスト検出ピンを介してサポートされています。
製品のハイライト
- 最大5Gbpsレーン・レートをサポートする位相ロック・ループ（PLL）を内蔵した構成可能なJESD204B出力ブロック
- IFレシーバは、11ビット、250MSPS、ADCを内蔵、ADCはプログラマブル・ノイズ・シェーピング・リクオンタライザ（NSR）機能が備わっているため、サンプル・レートの22％または33％内の帯域幅に減衰させることによってSNRを改善することが可能
- システムの幅広い設計を簡素化するためのオプショナルRFクロック入力をサポート
- 独自の差動入力により、最大400MHzまでの入力周波数で優れたSNR性能を維持
- オンチップの整数1～8の入力クロック・デバイダとSYNC入力によって、複数個デバイスの同期化が可能
- 1.8V単電源で動作
- 標準シリアル・ポート・インターフェース（SPI）は、製品の数々の機能、クロック・デューティ・サイクル・スタビライザ（DCS）の制御、パワーダウン、テスト・モード、電圧リファレンス・モード、範囲内のファスト・ディテクションおよびシリアル出力構成などをサポート
アプリケーション
- 通信関連
- ダイバーシティ無線、スマート・アンテナ（MIMO）システム
- マルチモード・デジタル・レシーバ（3G）：
TD-SCDMA、WiMAX、WCDMA、CDMA2000、GSM、EDGE、LTE - I/Q復調システム
- 汎用ソフトウェア無線
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
製品モデル
2
1Ku当たりの価格
最低価格：$47.29
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD6677
資料
4
Filters
1つが該当
すべて
-
すべて
-
データシート
-
情報
すべて
-
すべて
-
English
-
中国語
-
日本語
情報
3
HTML
更新 02/14/2015
English
HTML
更新 02/14/2015
中国語
HTML
更新 03/06/2015
日本語
この基準に合致する結果はありません。フィルタをリセットするか別の用語を検索してください
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
ドキュメント
ドキュメント
技術資料
2
参考資料 1
FPGA相互運用性レポート 1
設計リソース 2
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| AD6677BCPZ |
32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)
|
|
|
| AD6677BCPZRL7 |
32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)
|
|
- AD6677BCPZ
- ピン／パッケージ図
-
32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
- AD6677BCPZRL7
- ピン／パッケージ図
-
32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
ソフトウェアおよび製品のエコシステム
ソフトウェアおよび製品のエコシステム
コンパニオン製品 15
| 製品モデル | 製品ライフサイクル | 詳細 | ||
|---|---|---|---|---|
|
クロック生成デバイス7 |
||||
|
新規設計には非推奨 |
クロック・ジェネレータ、14出力、低ジッタ |
|||
|
新規設計に推奨 |
クロック生成器、低ジッタ、14LVPECL/LVDS/HSTL/29LVCMOS出力 |
|||
|
新規設計には非推奨 |
クロック・ジェネレータ、6出力、デュアル・ループ |
|||
|
新規設計に推奨 |
クロック分配器、1.2 GHz、PLL内蔵、分周器内蔵、遅延調整、8出力 |
|||
|
新規設計に推奨 |
クロック分配器、800MHz、PLL内蔵、分周器内蔵、遅延調整、5出力 |
|||
|
新規設計に推奨 |
クロック分配IC、1.2GHz、2つの1.6GHz入力、分周器／遅延調整内蔵、5出力 |
|||
|
新規設計に推奨 |
クロック生成器、8チャンネルLVPECL出力、低ジッタ |
|||
|
クロック分配器 （クロック・ディストリビューション）3 |
||||
|
新規設計に推奨 |
クロック分配IC、800 MHz、分周機能、遅延調整機能、3出力 |
|||
|
新規設計に推奨 |
クロック分配IC、1.6GHz、分周器、遅延調整、3出力 |
|||
|
新規設計に推奨 |
1.6 GHZクロック分配IC、ドライバ、遅延調整、2出力 |
|||
|
シングルエンド入力差動出力アンプ2 |
||||
|
新規設計に推奨 |
差動アンプ、ADC ドライバ、超低歪み、電流帰還型 |
|||
|
新規設計に推奨 |
ADCドライバ、差動、超低歪み、シングル |
|||
|
デジタル制御VGA2 |
||||
|
製造中止 |
VGA（可変ゲイン・アンプ）、デジタル制御、広ダイナミック範囲、高速 |
|||
|
新規設計に推奨 |
VGA、デュアル、超低歪 |
|||
|
完全差動アンプ1 |
||||
|
新規設計に推奨 |
RF/IF用差動アンプ、超低歪み、3.3 GHz |
|||
必要なソフトウェア／ドライバが見つかりませんか？
ドライバ／ソフトウェアをリクエスト
評価用キット
評価用キット 1
EVAL-AD6677
AD6677 Evaluation Board
製品の詳細
This page contains the evaluation board ordering information for evaluating the AD6677.
資料
ツールおよびシミュレーション
ツールおよびシミュレーション 3
Virtual Eval（仮想評価、 ベータ版）
IBISモデル 2
IBISモデル
Visual Analog
