-
AD9512: 1.2 GHz Clock Distribution IC, 1.6 GHz Inputs, Dividers, Delay Adjust, Five Outputs Data Sheet (Rev. B)11/5/2020PDF509 K
-
AD9512-EP: Enhanced Product Data Sheet (Rev. A)9/30/2015PDF318K
-
AD9512-DSCC: Military Data Sheet9/30/2015
製品概要
機能と利点
- 2つの1.6GHz、差動クロック入力
- 5つのプログラマブル分周器、1～32のすべての整数に対応
- 出力 / 出力の遅延粗調整による位相選択
- 3つの独立した1.2GHz LVPECL出力：
出力増加ジッタ、225fs rms - 2つの独立した800MHz / 250MHz LVDS / CMOS出力：
出力増加ジッタ、275fs rms
1つの出力は5ビットの遅延ワードで微調整可能 - 4線、3線シリアル・コントロール・ポート
- 小型48ピンLFCSPパッケージ
- AD9512-EPのデータシート（pdf)はこちらからダウンロードできます。
- ミリタリ温度範囲：−55°C ～+85°C
- 製造ベースラインにて制御
- 組み立て/テストは同一工場
- 製造工場は一箇所に限定
- PCN（製品変更通知）を強化
- 品質データは要求に応じて入手可能
- DSCC図面番号：V62/12656
製品概要
AD9512は最大1.6GHzの入力信号に対して、複数個のクロック分配機能を提供します。この製品は、データ・コンバータのクロック性能を最大限に引き出すために、低ジッタと低位相ノイズに重点を置いて設計されています。
3つの独立したLVPECLと2つのLVDSクロック出力はそれぞれ最大で1.2GHzと800MHzで動作します。オプションのCMOSクロック出力では最大250MHzまで可能となっています。それぞれの出力はプログラマブルな分周器を備えており分周器はバイパスさせることや、分周率を最大32までの任意の整数値に設定することが可能です。
それぞれの分周器は、1つのクロック出力の位相を他のクロック出力に関係付けて変化させることができます。この位相選択はタイミングの粗調整として機能します。また、ひとつの出力では、最大フルスケール10nsの選択可能なプログラマブル遅延機能を特長として備えています。遅延ブロックでの微調整は5ビットのワードでプログラムされます。これによって32ステップの遅延を選択できます。
AD9512は、ps以下のジッタを持つエンコード信号で、コンバータの最大性能を達成するので、データ・コンバータ用のクロックアプリケーションに最適です。
AD9512は48ピンのLFCSPパッケージで提供され、－40～＋85℃の範囲で仕様化されています。この製品は3.3V単電源で動作します。
アプリケーション
- 低ジッタ、低位相ノイズ、クロック分配器
- 高速ADC、DAC、DDS、DDC、DDU、MxFE™ 等のコンバータ用クロック
- ワイヤレス・インフラストラクチャのトランシーバ
- 高性能な計測器
- ブロードバンド・インフラストラクチャ
製品ライフサイクル
新規設計にお薦めします
発売済みの製品です。データシートには、最終的な仕様と動作条件がすべて記載されています。新規の設計には、これらの製品の使用を推奨します。
評価キット (1)
参考資料
-
AN-769: Generating Multiple Clock Outputs from the AD9540 (Rev. 0)2/14/2015PDF0
-
AN-823: Direct Digital Synthesizers in Clocking Applications Time (Rev. 0)2/14/2015PDF115 kB
-
AN-939: 高い周波数のRF出力信号が得られるAD9912のスーパーナイキスト動作 (Rev. 0)11/16/2010PDF351 kB
-
AN-0974: Multicarrier TD-SCMA Feasibility3/2/2010PDF634 kB
-
AN-756: サンプル化システムに及ぼすクロック位相ノイズとジッタの影響 (Rev. 0)4/18/2008PDF359 kB
-
AN-927: スプリアスとDDS / DACやその他の発生源（スイッチング電源など）との関係の判定 (Rev. 0)7/12/2007PDF327 kB
-
AN-837: DAC再生フィルタ性能とDDS採用時のクロック・ジッタ性能の関係 (Rev. 0)12/28/2006PDF528 kB
-
AN-873: ADF4xxx PLLシンセサイザ・ファミリーでのロック検出 (Rev. 0)12/6/2006PDF349 kB
-
AN-501: アパーチャ不確定性とADCシステム性能 (Rev. A)11/29/2004PDF212 kB
-
AN-741: 位相ノイズの知られざる特性 (Rev. 0)11/29/2004PDF1076 kB
-
AD9511/AD9512 Schematic (Rev. B)6/28/2007PDF327 K
-
Low-power direct digital synthesizer cores enable high level of integration2/20/2008
-
Improved DDS Devices Enable Advanced Comm Systems9/1/2006
-
ADI Buys Korean Mobile TV Chip Maker6/7/2006
-
Design A Clock-Distribution Strategy With Confidence4/27/2006
-
Understand the Effects of Clock Jitter and Phase Noise on Sampled Systems12/7/2004
-
Speedy A/Ds Demand Stable Clocks3/22/2004
-
125MSPS/14ビットのデュアルA/Dコンバータ「AD9645」を発表9/20/2019
-
クワッド（4チャンネル）16ビット125MSPS A/Dコンバータ「AD9653」を発表9/20/2019
ツールおよびシミュレーション
設計ツール
ADIsimCLK 設計・評価 ソフトウェア
ADIsimCLKはアナログ・デバイセズの超低ジッタのクロック分配器とクロック生成用製品向けに開発された設計ツールです。ADIsimCLKを使用すれば、ワイヤレス・インフラストラクチャ、計測器、ネットワーキング、ブロードバンド、ATE（自動試験装置）あるいはクロック性能が予測可能であることが求められるあらゆる分野のアプリケーションで、設計を迅速に開発、評価、最適化できます。
設計リソース
アナログ・デバイセズでは、最高レベルの品質と信頼性を備えた製品を提供することに最大の力を常に注いでいます。これを実現するため、製品およびプロセスの設計のあらゆる観点で品質と信頼性のチェックを行っています。そして、それは、製造工程においても同様です。アナログ・デバイセズは常に、出荷製品の「ゼロ・ディフェクト」を目指しています。
PCN-PDN Information
サンプル＆購入
ご注文に関するFAQ
オンライン注文や支払い方法などに関する質問については、 ご注文に関するFAQをご覧ください。
購入価格
(**) 表示されている価格と価格範囲は、少量の注文に基づくものです。
リスト価格
(*)価格は1Ku当たりの米ドルで、米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店. または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。
サンプル請求について
上記の「サンプル注文」ボタンをクリックすると、サードパーティのADIサンプルサイトにリダイレクトされます。選択された部品は、ログイン後、当サイトのカートに引き継がれます。当サイトを利用したことがない場合は、新規にアカウントを作成してください。サンプルサイトに関するご質問は、 カスタマーサービスへお問合せ ください。
評価用ボード
表示されている価格は、1個あたりの価格です。
analog.comサイトから購入できるボードは、最大で2枚までとなります。3枚以上の購入をご希望の場合は、正規販売代理店からご購入ください。
価格は1個当たりの米ドルで、米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。 また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。