製品概要
機能と利点
- JESD204Bサブクラス0またはサブクラス1コードのシリアル・デジタル出力
- 信号対ノイズ比（SNR）：70.6dBFS＠AIN＝185MHzと250MSPS
- スプリアス･フリー･ダイナミックレンジ（SFDR）：88dBc＠AIN＝185MHzと250MSPS
- 総合消費電力：711mW＠250MSPS
- 動作電源電圧：1.8V
- インテジャー1～8入力クロック分周
- サンプル・レート：最大250MSPS
- 最大400MHzまでのIFサンプリング周波数
- A/Dコンバータ（ADC）電圧リファレンスを内蔵
- 柔軟性のあるアナログ入力範囲
- 1.4 V p-p ～ 2.0 V p-p （公称1.75 V p-p）
- ADCクロックのデューティ・スタビライザ（DCS）
- チャンネル・アイソレーション／クロストーク：95 dB
- シリアル・ポート制御
- 省エネ・パワーダウン・モード
製品概要
AD9250は、デュアル、14ビットのADCで、最大250MSPSのサンプリング速度を持っています。AD9250は、低価格、小型、広帯域幅、および多機能性を必要とする通信アプリケーションをサポートするように設計されています。
このADCコアは、マルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCコアは、ユーザー選択可能な多様な入力範囲をサポートする広帯域幅入力を特長としています。電圧リファレンスを内蔵しているためデザインが容易です。デューティ・サイクル・スタビライザは、ADCへのクロック・デューティ・サイクルの変動を補償して、コンバータの優れた性能を維持します。JESD204Bの高速シリアル・インターフェースは、ボード上の必要経路を削減し、通常受信用デバイスに必要とされているよりも少ないピン数を実現します。
デフォルトでのADC出力データは、2つのJESD204Bシリアル出力レーンへ直接出力することができます。これらの出力はCML電圧レベルとなっています。4種のモードは、M＝1または2（シングルまたはデュアル・コンバータ）とL＝1、または2（1レーンまたは2レーン）のいかなる組み合わせもサポートします。デュアルADCモードに関しては、データは最大250MSPSのサンプリング・レートで2つのレーンを通して送ることができます。しかし、もし1レーンを通してデータを送る場合は、最大125MSPSまでのサンプリング・レートがサポートされます。同期入力（SYNCINB±とSYSREF±）が提供されています。
柔軟なパワーダウン・オプションは、必要に応じて大幅な省電力を可能にします。プログラマブルのオーバー・レンジ・レベル検出は、専用の高速検出ピンを介して各チャンネルでサポートされています。
セットアップと制御のためのプログラミングは、3線のSPI互換シリアル・インターフェースを用いて行われます。
AD9250は、48ピンLFCSPパッケージを採用し、－40℃～＋85℃の工業用温度範囲にわたって仕様規定されています。
製品のハイライト
- デュアル14ビット、170MSPS / 250MSPSのADCを2個内蔵
- 構成可能なJESD204B出力ブロックは、レーンあたり最大5Gbpsをサポート
- 内蔵PLLは、単一のADCサンプリング・クロックでの使用を可能とし、PLLは複数ADCのサンプリング・クロックをJESD204Bのデータ・レート・クロックに対応するまでの逓倍を行います。
- システムの幅広い設計を簡素化するためのオプショナルRFクロック入力をサポート
- 独自の差動入力により、最大400MHzまでの入力周波数で優れたSNR性能を維持
- 1.8V単電源で動作
- 標準シリアル・ポート・インターフェース（SPI）は、製品の数々の機能、クロック・デューティ・サイクル・スタビライザ（DCS）の制御、パワーダウン、テスト・モード、電圧リファレンス・モード、範囲内のファスト・ディテクションおよびシリアル出力構成などをサポートします。
アプリケーション
- ダイバーシティー無線システム
- マルチモード・デジタル・レシーバ（3G）：
- TD-SCDMA、WiMAX、WCDMA、CDMA2000、GSM、EDGE、LTE
- DOCSIS 3.0 CMTSアップストリーム・レシーバ・パス
- HFCデジタル・リバース・パス・レシーバ
- I/Q復調システム
- スマート・アンテナ・システム
- テスト装置および計測装置
- レーダー用レシーバ
- COMSEC無線アーキテクチャ
- IEDディテクション / ジャミング・システム
- 汎用ソフトウェア無線
- ブロードバンド・データ・アプリケーション
AD9250は2012年度ベスト・エレクトロニック・デザイン賞を受賞しました。
製品ライフサイクル
新規設計にお薦めします
発売済みの製品です。データシートには、最終的な仕様と動作条件がすべて記載されています。新規の設計には、これらの製品の使用を推奨します。
評価キット (3)
参考資料
-
Evaluating the AD9250/AD6673 Analog-to-Digital Converters10/11/2012WIKI
-
JESD204B Link Debugging Guidelines2/27/2018
-
シリアル・インターフェース標準規格JESD2043/5/2015
-
高速データ・コンバータ向けの新規格「JESD204B」に付随する検証上の課題10/1/2019
-
インターリーブADCの基本10/1/2019
-
JESD204B サブクラス (パート2): サブクラス 1 対サブクラス2 システムの考慮事項10/1/2019
-
JESD204B のサブクラス (パート1): JESD204B サブクラスとデターミニスティック・レーテンシーの紹介10/1/2019
-
JESD204Bインターフェースを機能させる際の重要な問題を理解する9/1/2019
-
JESD204Bトランスミッタに関する3つの重要な物理層（PHY）性能指標9/1/2019
-
JESD204BとシリアルLVDS：広帯域データ・コンバータ・アプリケーション用インターフェースに関する検討8/1/2019
-
高速コンバータを使いこなすためのサバイバル・ガイド【デジタル出力編】8/1/2019
-
JESD204Bに関わるシステム上の疑問を解決8/1/2019
-
JESD204Bを使用して複数のADCを同期8/1/2019
-
MS-2922: GSPSレベルの高速ADCへの給電方法：スイッチング・レギュレータでLDOを置き換える5/31/2017PDF875 K
-
GSPSレベルの高速ADCへの給電方法：スイッチング・レギュレータでLDOを置き換える2/1/2016 アナログ・ダイアログ
-
Powering GSPS or RF Sampling ADCs: Switcher vs. LDO11/1/2015
-
Validating ADI Converters Inter-operability with Xilinx FPGA and JESD204B/C IP4/10/2017PDF510 K
-
JESD204B Interoperative Report (AD9250 Xilinx Kintex7)2/11/2016
-
Altera AN-753 (AD9250 Arria5)12/2/2013
-
アナログ・デバイセズ社とザイリンクス社、 JEDEC の JESD204B 規格による相互接続を実現12/27/2021
-
FPGAメザニン・カード「AD9250-FMC-250EBZ」を発表9/20/2019
-
FPGAメザニン･カード「FMC176」を発表9/20/2019
-
JESD204B準拠のデュアルチャンネル14ビット250MSPS A/Dコンバータ「AD9250」を発表10/23/2014
-
あら不思議！DDCの魔法でADCの仮想チャンネル数が何倍にも4/1/2017
ソフトウェア & システム
評価用ソフトウェア
JESD204 Interface Framework
Integrated JESD204 software framework for rapid system-level development and optimization
ツールおよびシミュレーション
Virtual Eval（仮想評価、 ベータ版）
Virtual Evalは、ADC、DAC、およびその応用製品評価を支援するウェブベースの設計ツールです。アナログ・デバイセズのサーバ上にあるモデルを使用して、重要な部品の性能特性をわずか数秒でシミュレートします。使用時は、入力トーンや外部ジッタなどの動作条件のほか、ゲインやデジタル・ダウンコンバージョンといったデバイス機能を設定してください。ノイズ、歪み、分解能、FFT、タイミング図、周波数応答プロット、その他さまざまな性能特性を確認することができます。
IBIS Models
MathWorks®
設計ツール
Companion Transport Layer RTL Code Generator Tool (Rev. 1.0)
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
Visual Analog
VisualAnalog™は、高速ADCの選択や評価を行う設計者向けに、強力なシミュレーション／データ解析ツール・セットとユーザ・フレンドリなグラフィカル・インターフェースを組み合わせたソフトウェア・パッケージです。
ADIsimRF
アナログ・デバイセズのADIsimRF設計ツールは、カスケード・ゲインやノイズ指数、IP3、P1dB、総合消費電力などRFシグナル・チェーン内の最も重要なパラメータの計算を行います。
おすすめ製品
AD9250 コンパニオン製品
推奨 Clock Drivers
- For low jitter performance: AD9510, AD9511, AD9512, AD9513, AD9514, AD9515, AD9525.
- For low jitter performance and integrated VCO: AD9516-3, AD9516-4.
- For low jitter performance with jitter cleaning capability: AD9523, AD9523-1, AD9524.
推奨 Driver Amplifiers
- For differential RF/IF: ADL5562, ADL5565.
- For DC-coupled inputs: ADA4930-2, ADA4927-2, ADA4938-2.
- For a fully differential input and output DVGA in digital communications systems: ADL5202, AD8376.
設計リソース
アナログ・デバイセズでは、最高レベルの品質と信頼性を備えた製品を提供することに最大の力を常に注いでいます。これを実現するため、製品およびプロセスの設計のあらゆる観点で品質と信頼性のチェックを行っています。そして、それは、製造工程においても同様です。アナログ・デバイセズは常に、出荷製品の「ゼロ・ディフェクト」を目指しています。詳細についてはアナログ・デバイセズの品質および信頼性プログラム/認定証をご覧ください。
| 製品番号 | 材料宣誓書（MD） | 信頼性データ | ピン/パッケージ図 | CADシンボル、フットプリント & 3Dモデル |
|---|---|---|---|---|
| AD9250BCPZ-170 | 材料宣誓書（MD） | 信頼性データ | 48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP) | |
| AD9250BCPZ-250 | 材料宣誓書（MD） | 信頼性データ | 48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP) | |
| AD9250BCPZRL7-170 | 材料宣誓書（MD） | 信頼性データ | 48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP) | |
| AD9250BCPZRL7-250 | 材料宣誓書（MD） | 信頼性データ | 48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP) | |
| ウェハ・ファブリケーション・データ |
サンプル＆購入
ご注文に関するFAQ
オンライン注文や支払い方法などに関する質問については、 ご注文に関するFAQをご覧ください。
購入価格
(**) 表示されている価格と価格範囲は、少量の注文に基づくものです。
リスト価格
(*)価格は1Ku当たりの米ドルで、米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店. または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。
リードタイム
リードタイムに関する当社CCOからの最新のご案内をご確認ください。
サンプル請求について
上記の「サンプル注文」ボタンをクリックすると、サードパーティのADIサンプルサイトにリダイレクトされます。選択された部品は、ログイン後、当サイトのカートに引き継がれます。当サイトを利用したことがない場合は、新規にアカウントを作成してください。サンプルサイトに関するご質問は、 カスタマーサービスへお問合せ ください。
評価用ボード
表示されている価格は、1個あたりの価格です。
analog.comサイトから購入できるボードは、最大で2枚までとなります。3枚以上の購入をご希望の場合は、正規販売代理店からご購入ください。
価格は1個当たりの米ドルで、米国内における販売価格（FOB）で表示されておりますので、予算のためにのみご使用いただけます。 また、その価格は変更されることがあります。米国以外のお客様への価格は、輸送費、各国の税金、手数料、為替レートにより決定されます。価格・納期等の詳細情報については、弊社正規販売代理店または担当営業にお問い合わせください。なお、 評価用ボードおよび評価用キットの表示価格は1個構成としての価格です。