製品概要

機能と利点

特長と利点


  • 迅速なシステム統合化のためのシステム・レベルのJESD204フレームワーク
  • ラピッド・プロトタイピングと概念実証テストのために最適化されたソフトウェア・パッケージ
    • HDLコードでJESD204準拠のコンバータやトランシーバーと FPGA のインターフェースを構成
  • 動的設定機能により動作中のシステム変更が可能
  • 組込みコンポーネント・モデルに対応する制約処理機能でクロックやコンバータの設定を行うため、システム統合化が容易
  • コマーシャル・ライセンスまたはオープン・ソース・ライセンス（メールは英語でお送りください）：
GPL-2

  • 無料。ただしパブリック・ドメインではありません
  • 無制限のプログラム利用が可能
  • ソース・コードに自由にアクセス
  • ソースをそのままコピーしたものを無制限に配布可能
  • 作成した派生コードを無料かつオープン・ソースとすることに同意すれば、派生コードを作成可能（作成したソースを配布）
  • ライセンスは「バイラル」型
  • 無保証：フレームワーク使用に伴う損害は免責対象となります
  • アナログ・デバイセズの部品のみEngineerZoneの無料サポート
コマーシャル・ライセンス

  • 価格は以下参照
  • 使用、変更、配布は無制限
  • ソース・コードを公表することなくバイナリを配布可能
  • 永久、マルチプロジェクト、マルチサイト
  • アナログ・デバイセズ製デバイスの使用が必須
  • 顧客製品のエンド・ユーザへのサブライセンスが可能。ただし、その製品だけに限定。
  • 無保証：フレームワーク使用に伴う損害は免責対象となります
  • アナログ・デバイセズの部品のみEngineerZoneの無料サポート

その他の機能：


  • JEDEC JESD204B仕様に基づく設計
  • フレームあたり1～256オクテット、マルチフレームあたり1～32フレームに対応
  • 1～32レーンの設定に対応
  • JESD204B仕様に準拠した最大12.5Gbpsのライン・レートに対応
  • 最大16.1Gbpsのライン・レートに対応
  • 物理層とデータ・リンク層の機能
  • データ用のAXI4-Streamインターフェース
  • 設定インターフェース用のAXI4-Lite

製品概要

アナログ・デバイセズのJESD204インターフェース・フレームワークは、性能を最適化した IP フレームワークによってシステム開発を容易にするシステム・レベルのソフトウェアとHDLのパッケージです。 IPフレームワークは、高速コンバータ、トランシーバ、クロックなどの複雑なハードウェアと様々なFPGAプラットフォームを統合できます。

JESD204インターフェース・フレームワークは、動作中のシステム変更や、動的設定機能によってクロックやコンバータなど組込みコンポーネント・モデルのための制約処理ができるオープン・プラットフォームです。この機能により、システム・レベルの統合化と概念実証テストを向上し、製品を市場に投入するまでの時間を短縮できます。

コマーシャル・ライセンス利用のお客様は、直接サポートをご利用になれます。最寄りの営業所または代理店へご連絡ください。

マーケットとテクノロジー

*互換製品

ダウンロードおよび関連ソフトウェア

ソフトウェア開発キット

WIKI
Free JESD204 Interface Framework Software

GPL 2 allows you to use the core for any purpose, but you must release anything else that links to the JESD204 core (this would normally be your algorithmic IP). You do not need to sign anything purchase anything to use the JESD204 core under the GPL license.

資料

  • すべてを表示 (3)
  • 技術記事 (2)
  • ユーザ・ガイド (1)
    • Document Type

    関連するハードウェア (10)

    ドーター・ボード

    10 ドーター・ボード すべて表示

    ディスカッション

    EngineerZone Support FPGA Community