JESD204シリアル・インターフェースとJEDEC規格データ・コンバータ

AD6688は1.2 GHz帯域幅のミックスド・シグナル、ダイレクト無線周波数(RF) サンプリング・レシーバです。このデバイスは2個の14ビット、3.0 GSPSのA/Dコンバータ(ADC)と4個の広帯域デジタル・ダウンコンバータ(DDC)から成る各種デジタル・シグナル・プロセッサ・ブロックで構成されています。AD6688はバッファとサンプル＆ホールド回路を内蔵し、低消費電力、小型、使い易さを考慮して設計されています。この製品は通信アプリケーションに対応するように設計されており、最大5 GHzの広帯域アナログ信号を直接サンプリングできます。ADC入力の-3 dB帯域幅は9 GHz以上です。AD6688は小型パッケージで、広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を達成するように最適化されています。

デュアルのADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザ選択可能な、多様な入力範囲をサポートします。電圧リファレンスを内蔵しているので回路設計が容易です。アナログ入力とクロック信号は差動入力です。ADCのデータ出力は内部でクロスバー・マルチプレクサを通して4つのデジタル・ダウン・コンバータ（DDC)に接続されています。各DDCは直列接続された最大5段の信号処理段で構成されています：48ビット数値制御発振器(NCO)と最大4個のハーフバンド・デシメーション・フィルタ。NCOにはプリセットする帯域を汎用入／出力(GPIO)ピン を介して選択できるオプションがあり、最大3種類の帯域を選択できます。DDCモード間のAD6688の動作はSPI プログラマブル・プロファイルを介して選択可能です。

AD6688はDDC回路の他に、通信用レシーバ内に自動ゲイン制御 (AGC) 機能を簡素化する複数の機能を備えています。さらに、スレッショールドが可変の検出器を使うと、ADCのレジスタ 0x0245の中の高速検出制御ビットを使って着信信号電力をモニターすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータのレイテンシは小さいため、ユーザは迅速にシステム・ゲインを下げて、ADC入力がオーバーレンジ状態になるのを防ぐことができます。高速検出出力に加え、AD6688は信号をモニターする機能も備えています。信号モニター・ブロックは、ADCでデジタル化された信号に関する追加の情報を提供します。

DDCの構成と受信ロジック・デバイスの許容レーン・レートに応じて、サブクラス1 JESD204Bに基づく高速シリアル出力を1レーン、2レーン、4レーン、6レーン、8レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。

AD6688には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は3線式 シリアル・ポート・インターフェース(SPI) を使って設定可能です。

AD6688は196ボールの鉛フリーBGAパッケージを採用し、-40°C～+85°Cの周囲温度範囲で仕様を規定しています。

製品のハイライト

1. フルパワー帯域幅は広く、最大9GHz(-3dBポイント)までの信号のIFサンプリングをサポート。
2. 内蔵の4個の広帯域デシメーション・フィルタとNCO回路により、マルチバンド・レシーバをサポート。
3. GPIOピンを使ってイネーブルにする高速NCOスイッチング。
4. 個別のシステム要求を満たすために製品の各種特性と機能を柔軟なSPIインターフェースを使って制御。
5. プログラマブル高速オーバーレンジ検出と信号モニター。
6. システムの温度管理用ダイオード温度センサーを内蔵。
7. 12mm × 12mm、196 ピン BGA

アプリケーション

• ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ
• 3G/4G、 TD-SCDMA、 W-CDMA、 GSM、 LTE、 LTE-A
• DOCSIS 3.0 CMTS アップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ

AD9207は、12ビットの6GSPSデュアルA/Dコンバータ（ADC）です。ADC入力はオンチップの広帯域バッファと過負荷保護機能を使用しています。最大で8GHzの広帯域信号をダイレクト・サンプリングできるアプリケーションをサポートするように設計されています。オンチップ低位相ノイズのフェーズ・ロック・ループ（PLL）・クロック・シンセサイザは、ADCサンプリング・クロックを生成でき、高周波数クロック信号のプリント回路基板（PCB）分配を簡略化します。クロック出力バッファは、ADCサンプリング・クロックを他のデバイスに送信するために使用できます。

デュアルADCコアは、2 × 10⁻¹⁵より優れたコード誤差率（CER）を示します。低遅延高速検出および信号モニタリングは自動ゲイン制御（AGC）目的で使用できます。柔軟性に優れた192タップのプログラマブル有限インパルス応答（PFIR）フィルタはデジタル・フィルタリングやイコライゼーションで使用されます。プログラマブルなインテジャーおよびフラクショナルの遅延ブロックはアナログ遅延のミスマッチに対する補償をサポートします。

デジタル信号処理（DSP）ブロックは、1対のADCあたり2つの粗調整デジタル・ダウンコンバータ（DDC）と4つの微調整DDCを備えています。各ADCはマルチバンド・アプリケーションに対応した1つまたは2つのメインDDC段で動作します。4つの追加微調整DDC段でADCあたり最大4つの帯域をサポートできます。各DDCと関連付けられた48ビット数値制御発振器（NCO）は、高速周波数ホッピング（FFH）をサポートすると同時に、汎用の入出力（GPIOx）ピンまたはシリアル・ポート・インターフェース（SPI）を介して選択された最大16の固有周波数の割り当てとの同期を維持します。

AD9207は、JESD204BまたはJESD204Cサブクラスの動作に合わせて構成可能な1つまたは2つのJTxリンクをサポートします。これにより、各ADCで異なるデータパス構成が可能になります。マルチデバイス同期は、SYSREF±入力ピンを通してサポートされています。

詳細については、データシートの外形寸法のセクションとオーダー・ガイドのセクションを参照してください。

アプリケーション

• ワイヤレス通信インフラストラクチャ
• マイクロ波のポイントtoポイント、Eバンド、および5Gミリ波
• 広帯域通信システム、衛星通信
• DOCSIS 3.1および4.0 CMTS
• 電子戦
• 電子テストおよび計測システム

AD9208は、デュアル、14ビット、3GSPSのA/Dコンバータ(ADC)です。このデバイスはバッファとサンプル＆ホールド回路を内蔵し、低消費電力、小型、使い易さを考慮して設計されています。この製品は通信アプリケーションに対応するように設計されており、最大5 GHzの広帯域アナログ信号を直接サンプリングできます。ADC入力の−3 dB帯域幅は9 GHzです。AD9208は小型パッケージで、広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を達成するように最適化されています。

デュアルのADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザ選択可能な、多様な入力範囲をサポートします。電圧リファレンスを内蔵しているので回路設計が容易です。アナログ入力とクロック信号は差動入力です。ADCのデータ出力は内部でクロスバー・マルチプレクサを通して4つのデジタル・ダウン・コンバータ（DDC)に接続されています。各DDCは直列接続された最大5段の信号処理段で構成されています：48ビット周波数変換器(数値制御発振器(NCO))と最大4個のハーフバンド・デシメーション・フィルタ。NCOにはプリセットする帯域を汎用入／出力(GPIO) を介して選択できるオプションがあり、最大3種類の帯域を選択できます。DDCモード間のAD9208の動作はSPI プログラマブル・プロファイルを介して選択可能です。

AD9208はDDC回路の他に、通信用レシーバ内に自動ゲイン制御 (AGC) 機能を簡素化する複数の機能を備えています。さらに、スレッショールドが可変の検出器を使うと、ADCのレジスタ 0x0245の中の高速検出制御ビットを使って着信信号電力をモニターすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータのレイテンシは小さいため、ユーザは迅速にシステム・ゲインを下げて、ADC入力がオーバーレンジ状態になるのを防ぐことができます。高速検出出力に加え、AD9208は信号をモニターする機能も備えています。信号モニター・ブロックは、ADCでデジタル化された信号に関する追加の情報を提供します。

DDCの構成と受信ロジック・デバイスの許容レーン・レートに応じて、サブクラス1 JESD204Bに基づく高速シリアル出力を1レーン、2レーン、4レーン、8レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。

AD9208には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は3線式 シリアル・ポート・インターフェース(SPI) を使って設定可能です。

AD9208は196ボールの鉛フリーBGAパッケージを採用し、-40°C～+85°Cの周囲温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。

このデータシートを通して、FD_A/GPIO_A0 のような複数機能をもつピンはピン名をフルで呼称する場合とピンの1機能（たとえば FD_Aで、その機能のみ関連する時）で呼称する場合がある事に注意してください。

製品のハイライト

1. 入力の広い−3 dB帯域幅（9 GHz）により、最大5GHzまでの信号のダイレクト無線信号サンプリングに対応。
2. 内蔵の4個の広帯域デシメーション・フィルタとNCO回路により、マルチバンド・レシーバをサポート。
3. GPIOピンを使ってイネーブルにする高速NCOスイッチング。
4. 個別のシステム要求を満たすために製品の各種特性と機能をSPIを使って制御します。
5. プログラマブル高速オーバーレンジ検出と信号モニター。
6. システムの温度管理用ダイオード温度センサーを内蔵。
7. 12mm × 12mm、196 ピン BGA

アプリケーション

• ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ
• 3G/4G、 TD-SCDMA、 W-CDMA、 GSM、 LTE、 LTE-A
• 電子試験／計測システム
• フェーズドアレイレーダーと電子戦闘
• DOCSIS 3.0 CMTS アップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ

AD9209は、クワッド12ビット、4GSPS A/Dコンバータ（ADC）です。ADC入力はオンチップの広帯域バッファと過負荷保護機能を使用しています。最大で8GHzの広帯域信号をダイレクト・サンプリングできるアプリケーションをサポートするように設計されています。オンチップ低位相ノイズのフェーズ・ロック・ループ（PLL）・クロック・シンセサイザは、ADCサンプリング・クロックを生成でき、高周波数クロック信号のプリント回路基板（PCB）分配を簡略化します。クロック出力バッファは、ADCサンプリング・クロックを他のデバイスに送信するために使用できます。

クワッドADCコアは1 × 10−20より良いコード誤差率（CER）を示します。低遅延高速検出および信号モニタリングは自動ゲイン制御（AGC）目的で使用できます。柔軟性に優れた192タップのプログラマブル有限インパルス応答（PFIR）フィルタはデジタル・フィルタリングやイコライゼーションで使用されます。プログラマブルなインテジャーおよびフラクショナルの遅延ブロックはアナログ遅延のミスマッチに対する補償をサポートします。

デジタル信号処理（DSP）ブロックは、1対のADCあたり2つの粗調整デジタル・ダウン・コンバータ（DDC）と4つの微調整DDCを備えています。各ADCはマルチバンド・アプリケーションに対応した1つまたは2つのメインDDC段で動作します。4つの追加微調整DDC段でADCあたり最大4つの帯域をサポートできます。各DDCと関連付けられた48ビット数値制御発振器（NCO）は、高速周波数ホッピング（FFH）をサポートすると同時に、汎用の入出力（GPIOx）ピンまたはシリアル・ポート・インターフェース（SPI）を介して選択された最大16の固有周波数の割り当てとの同期を維持します。

AD9209は、JESD204BまたはJESD204Cサブクラスの動作に合わせて構成可能な1つまたは2つのJTxリンクをサポートします。これにより、各ADCで異なるデータパス構成が可能になります。マルチデバイス同期は、SYSREF±入力ピンを通してサポートされています。

アプリケーション

• ワイヤレス通信インフラストラクチャ
• マイクロ波のポイントtoポイント、Eバンド、および5Gミリ波
• 広帯域通信システム
• DOCSIS 3.1および4.0 CMTS
• フェーズド・アレイ・レーダーおよび電子戦
• 電子テストおよび計測システム

AD9213は、6.5GHzの入力帯域幅を持つ単一の12ビット、6GSPS/10.25GSPS、無線周波数（RF）A/Dコンバータ（ADC）です。AD9213は、広い瞬時帯域幅と低い変換誤差率（CER）を必要とする、高いダイナミック・レンジ周波数と時間領域のアプリケーションをサポートします。AD9213は16レーンのJESD204Bインターフェースを備え、最大の帯域幅性能をサポートします。

AD9213は< 4.6W（代表値）を消費し、ダイナミック・レンジと直線性能を実現します。デバイスはインターリーブされたパイプライン・アーキテクチャに基づき、独自のキャリブレーションおよびランダム化技術を搭載して、インターリーブ・スプリアス・アーティファクトをノイズ・フロアに抑制します。AD9213の直線性能はオンチップのディザリングとキャリブレーションの組み合わせによって保持され、幅広い入力信号条件で優れたスプリアスフリー性能を実現します。

瞬時性の帯域幅をそれほど必要としないアプリケーションは、AD9213のオンチップ、デジタル信号処理（DSP）性能により、出力データ・レートに加えてデバイスをサポートするために必要なJESD204Bレーンの数を低減することができます。DSPパスには、48ビットの数値制御発振器（NCO）付きのデジタル・ダウンコンバータ（DDC）があり、2か3の係数であるデシメーション・レートを選択できるI/Qデジタル・デシメータ・ステージがそれに続きます。高速周波数ホッピング・アプリケーションの場合は、AD9213 NCOはトリガ入力が別々の最大16のプロファイル設定をサポートし、少ないJESD204Bレーン数で幅広い情報収集周波数範囲を可能にします。

AD9213はNCOの同期を含むサンプル高精度マルチチップ同期をサポートします。AD9213は192ボールのボール・グリッド・アレイ（BGA）パッケージに収められ、−20°C～+115°Cのジャンクション温度範囲が仕様規定されています。

AD9234は、12ビット、1GSPS/500MSPSのデュアルA/Dコンバータです。このデバイスはバッファとサンプル＆ホールド回路を内蔵しており、低消費電力、小型、使い易さを考慮して設計されています。この製品は広帯域のアナログ信号をサンプリングするように設計されています。AD9234は小型パッケージに収納され広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力に最適化されています。

デュアルのADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力には広帯域のバッファが接続されており、ユーザー選択可能な、多様な入力範囲をサポートします。リファレンス電圧を内蔵しているので回路設計が容易です。各ADCのデータ出力はオプションで内部的に1/2デシメーション回路ブロックに接続されます。

AD9234は通信用レシーバの中の自動ゲイン制御（AGC）機能を簡素化する複数の機能を備えています。さらに、スレッショールドが設定可能な検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニタすることができます。入力信号レベルが設定可能なスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、ユーザーは迅速にシステム・ゲインを下げてADC入力でのオーバーレンジ状態を回避することができます。高速検出出力に加え、AD9234は信号をモニタする機能も備えています。信号モニタ・ブロックは、ADCでデジタル化された信号に関する追加の情報を提供します。

ユーザーはレシーブ・ロジック・デバイスが許容できるレーン・レートとADCのサンプリング・レート次第で、サブクラス1 JESD204Bベースの高速シリアル出力を、1、2、4レーン配置のさまざまな構成にすることできます。複数個のデバイス同期は、SYSREF±入力ピンとSYNCINB±入力ピンを通してサポートされます。

AD9234には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は1.8V～3.3V対応3線SPIを使って設定可能です。

AD9234は64ピンの鉛フリーLFCSPパッケージを採用し、－40°C～＋85°Cの工業温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。

1. 低消費電力アナログ・コア：12ビット、チャンネル当り1.5Wの1.0GSPSデュアルA/Dコンバータ（ADC）。
2. 広いフルパワー帯域幅は、最大2GHzまでの信号のIFサンプリングをサポートします。
3. プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します。
4. 柔軟なシリアル・ポート・インターフェース（SPI）は、個別のシステム要求を満たすために製品の各種特性と機能を制御します。
5. プログラマブルな高速オーバーレンジ検出機能
6. 9mm×9mmの64ピンLFCSPを採用
7. 14ビット、1GSPSデュアルADCのAD9680とピン互換です。

• 通信関連
• ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ：
• 3G/4G、TD-SCDMA、WCDMA、GSM、LTE
• ポイントtoポイント無線システム
• デジタル・プリディストーション監視パス
• 汎用ソフトウェア無線
• ウルトラ・ワイドバンド衛星用レシーバ
• 計測機器（スペクトラム・アナライザ、ネットワーク・アナライザ、組込みRFテスト回路）
• デジタル・オシロスコープ
• 高速データ・アクイジション・システム
• DOCSIS 3.0 CMTSアップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ

AD9250は、デュアル、14ビットのADCで、最大250MSPSのサンプリング速度を持っています。AD9250は、低価格、小型、広帯域幅、および多機能性を必要とする通信アプリケーションをサポートするように設計されています。

このADCコアは、マルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCコアは、ユーザー選択可能な多様な入力範囲をサポートする広帯域幅入力を特長としています。電圧リファレンスを内蔵しているためデザインが容易です。デューティ・サイクル・スタビライザは、ADCへのクロック・デューティ・サイクルの変動を補償して、コンバータの優れた性能を維持します。JESD204Bの高速シリアル・インターフェースは、ボード上の必要経路を削減し、通常受信用デバイスに必要とされているよりも少ないピン数を実現します。

デフォルトでのADC出力データは、2つのJESD204Bシリアル出力レーンへ直接出力することができます。これらの出力はCML電圧レベルとなっています。4種のモードは、M＝1または2（シングルまたはデュアル・コンバータ）とL＝1、または2（1レーンまたは2レーン）のいかなる組み合わせもサポートします。デュアルADCモードに関しては、データは最大250MSPSのサンプリング・レートで2つのレーンを通して送ることができます。しかし、もし1レーンを通してデータを送る場合は、最大125MSPSまでのサンプリング・レートがサポートされます。同期入力（SYNCINB±とSYSREF±）が提供されています。

柔軟なパワーダウン・オプションは、必要に応じて大幅な省電力を可能にします。プログラマブルのオーバー・レンジ・レベル検出は、専用の高速検出ピンを介して各チャンネルでサポートされています。

セットアップと制御のためのプログラミングは、3線のSPI互換シリアル・インターフェースを用いて行われます。

AD9250は、48ピンLFCSPパッケージを採用し、－40℃～＋85℃の工業用温度範囲にわたって仕様規定されています。

製品のハイライト

1. デュアル14ビット、170MSPS / 250MSPSのADCを2個内蔵
2. 構成可能なJESD204B出力ブロックは、レーンあたり最大5Gbpsをサポート
3. 内蔵PLLは、単一のADCサンプリング・クロックでの使用を可能とし、PLLは複数ADCのサンプリング・クロックをJESD204Bのデータ・レート・クロックに対応するまでの逓倍を行います。
4. システムの幅広い設計を簡素化するためのオプショナルRFクロック入力をサポート
5. 独自の差動入力により、最大400MHzまでの入力周波数で優れたSNR性能を維持
6. 1.8V単電源で動作
7. 標準シリアル・ポート・インターフェース（SPI）は、製品の数々の機能、クロック・デューティ・サイクル・スタビライザ（DCS）の制御、パワーダウン、テスト・モード、電圧リファレンス・モード、範囲内のファスト・ディテクションおよびシリアル出力構成などをサポートします。

アプリケーション

• ダイバーシティー無線システム
• マルチモード・デジタル・レシーバ（3G）：
  • TD-SCDMA、WiMAX、WCDMA、CDMA2000、GSM、EDGE、LTE
• DOCSIS 3.0 CMTSアップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ
• I/Q復調システム
• スマート・アンテナ・システム
• テスト装置および計測装置
• レーダー用レシーバ
• COMSEC無線アーキテクチャ
• IEDディテクション / ジャミング・システム
• 汎用ソフトウェア無線
• ブロードバンド・データ・アプリケーション

AD9625は、12ビットのモノリシック・サンプリングA/Dコンバータ（ADC）で、秒あたり最大2.6ギガ・サンプル（GSPS）までの変換レートで動作します。この製品は、2ndナイキスト領域までの広帯域アナログ信号をサンプリングするために設計されています。AD9625の広い入力帯域幅、高いサンプリング・レートおよび優れた直線性の組み合わせは、スペクル・アナライザー、データ・アクイジション・システムおよびレーダや電子妨害システム（EMC）のような軍用電子アプリケーションにとって最適となっています。

アナログ入力、クロック並びにSYSREF±信号は、差動の入力となっています。JESD204Bベースの高速シリアル出力は、1、2、4、6レーンまたは8レーン配置のさまざまな構成が可能となっています。このデバイスは、工業用温度範囲－40℃～＋85℃にわたって仕様規定されています。

製品のハイライト

1. 高性能： 高サンプル・レートのアプリケーションでの並外れたSFDR、ダイレクト・サンプリングおよび内蔵リファレンス
2. JESD204B仕様に基づいた、柔軟なデジタル・データ出力フォーマット
3. 制御経路SPIインターフェース・ポートは、データのフォーマッティング、ゲインとオフセットの調整のような、さまざまな製品の特性と機能をサポート

アプリケーション

• スペクトル・アナライザ
• 軍用通信
• レーダ
• 高性能デジタル・ストレージ・オッシロスコープ（DSO）
• アクティブ電波妨害／対妨害システム
• 電子監視と防衛システム

AD9656は、サンプル＆ホールド回路内蔵のクワッド16ビット125MSPSのA/Dコンバータ（ADC）であり、低価格、低消費電力、小型で使い易く設計されています。この製品は、最大125MSPSまでの変換レートで動作し、小型パッケージ・サイズを重要とするアプリケーション向けに、並外れたダイナミック性能と低消費電力化に関して最適化されています。

このADCは、フル性能動作のためには1.8Vの単電源とLVPECL / CMOS / LVDS互換のサンプル・クロック・レートを必要とします。ほとんどのアプリケーションでは、外付けのリファレンス電圧またはドライバ部品を必要としません。

各チャンネルは独立したパワーダウン機能をサポートしており、全チャンネルがディスエーブル時の消費電力は14mW（typ）未満となります。このADCは、プログラマブルな出力クロック、データ・アライメントおよびデジタル・テスト・パターン発生器など、柔軟性を最大化しシステム・コストを最小化するような設計のための、いくつかの特長を備えています。デジタル・テスト・パターンとしては、決まった擬似乱数パターンを含んでおり、カスタムのユーザー定義のテスト・パターンもシリアル・ポート・インターフェース（SPI）を介して入力することも可能です。

AD9656はRoHS準拠、非磁性の56ピンLFCSPパッケージを採用しています。

仕様は工業温度範囲－40℃～＋85℃にわたって規定されています。

製品のハイライト

1. 小型フットプリント形状。4個のADCを小型の8mm×8mmパッケージに格納
2. 内蔵PLLは、単一のADCサンプリング・クロックでの使用を可能とし、PLLはADCのサンプリング・クロックをJESD204Bのデータ・レート・クロックに対応するまでの逓倍を行います。
3. 構成可能なJESD204B出力ブロックは、レーンあたり最大8.0Gbpsをサポート
4. JESD204B出力クロックは、1つ、2つおよび4つのレーン構成をサポート
5. 低消費電力：125Msps、2レーンで198mW / チャンネル
6. SPI制御は、特別なシステムの要求に合致するための広範囲で柔軟な機能を提供

アプリケーション

• 医用画像処理
• 高速画像処理
• 直交変調無線受信器
• ダイバーシティ無線受信器
• ポータブル・テスト装置

AD9680は、デュアル、14ビット、1.25GSPS/1GSPS/820MSPS/500MSPSのA/Dコンバータ（ADC）です。デバイスは、オンチップのバッファ回路とサンプル＆ホールド回路を備えており、低消費電力、小型サイズおよび使い易く設計されています。このデバイスは、最大2GHzまでの広帯域幅アナログ信号をサンプリングするように設計されています。AD9680は、小型パッケージ内に、広い入力帯域幅、高サンプリング・レート、優れた直線性および低消費電力と最適化されています。

デュアルのADCコアは、マルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCは、ユーザー選択可能な多様な入力範囲をサポートする広帯域幅入力となっています。リファレンス電圧を内蔵しているため設計が容易です。

アナログ入力とクロック信号は、差動の入力となっています。各ADCデータの出力は、2つのデジタル・ダウンコンバータ（DDC）に内部で、接続されています。各DDCは、5段にカスケードされた信号処理段で構成されています。：12ビットの周波数変換（NCO）と4つのハーフ・バンド・デシメーション・フィルタ。DDCはデフォルトでバイパスされます。

DDCブロックに加えて、AD9680は、通信用レシーバ内の自動ゲイン制御（AGC）機能を簡素化する幾つかの機能を備えています。プログラマブルなスレッショールド検出器を使うと、ADCの高速検出ビットを使って着信信号パワーをモニタすることができます。もし入力信号レベルがプログラマブルなスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、迅速にシステム・ゲインを下げてADC入力で範囲外状態を回避することができます。

ユーザーは、DDC構成とレシーブ・ロジック・デバイスがアクセプト可能なレーン・レート次第で、サブクラス1　JESD204Bベースの高速シリアル出力は、1、2、4レーン配置のさまざまな構成にすることできます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。

AD9680は柔軟なパワーダウン・オプションを備えており、必要に応じて大幅な省電力を可能にします。これら全ての機能は、1.8V～3.3Vの3線SPIを使ってプログラムすることができます。

AD9680は、64ピン鉛フリーLFCSPパッケージを採用し、－40℃～＋85℃の工業用温度範囲にわたって仕様規定されています。この製品はUS特許によって保護されています。

1. 広いフルパワー帯域幅は、最大2GHZまでの信号のIFサンプリングをサポートします。
2. プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します。
3. 4つの内蔵された広帯域デシメーション・フィルタと数値制御発振（NCO）ブロックは、マルチバンド・レシーバをサポートします。
4. 柔軟なシリアル・ポート・インターフェース（SPI）は、システムが必要とする仕様にミートするための、いろいろな製品の特性と機能を制御します。
5. プログラマブルな高速オーバ・レンジ検出機能
6. 9mm×9mmの64ピンLFCSPパッケージ

• 通信関連
• ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ：
  3G/4G、TD-SCDMA、W-CDMA、GSM、LTE
• 汎用ソフトウェア無線
• ウルトラ・ワイドバンド衛星用レシーバ
• 計測機器
• レーダ
• 通信諜報（SIGINT）
• DOCSIS　3.0　CMTSアップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ

AD9683は、14ビットのADCで、最大250MSPSのサンプリング速度を持っています。AD9683は、低価格、小型、広帯域幅、および多機能性を必要とする通信アプリケーションをサポートするようにデザインされています。

このADCコアはマルチ・ステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCコアは、ユーザー選択可能な多様な入力範囲をサポートする広帯域幅入力を特長としています。リファレンス電圧を内蔵しているためデザインが容易です。ADCクロックのデューティ・サイクルの変動を補償するために、デューティ・サイクル・スタビライザ（DCS）を備えてあるので、コンバータの優れた性能を維持することができます。JESD204Bの高速シリアル・インターフェースは、ボード上の必要経路を削減し、通常受信用デバイスに必要とされているよりも少ないピン数を実現します。

ADCの出力データは、JESD204Bシリアル出力レーンへ直接出力することができます。これらの出力はCML電圧レベルとなっています。データは、5Gbpsのレーン・レート内に結果として250MSPSの最大サンプリング・レートで、レーンを通して送られることができます。同期入力（SYNCINB±とSYSREF±）が提供されています。

柔軟なパワーダウン・オプションは、必要に応じて大幅な省電力を可能にします。プログラマブルのオーバ・レンジ・レベル検出機能が、専用のファスト検出ピンを介してサポートされています。

セットアップと制御のためのプログラミングは、3線のSPI互換シリアル・インターフェースを用いて行われます。

AD9683は、32ピンLFCSPパッケージを採用し、－40℃～＋85℃の工業用温度範囲にわたって仕様規定されています。

製品のハイライト

1. 14ビット、170MSPS/250MSPSのADCを内蔵
2. 構成可能なJESD204B出力ブロックは、最大5Gbpsのレーン・レートをサポート
3. 内蔵PLLは、単一のADCサンプリング・クロックでの使用を可能とし、PLLはシングルのADCのサンプリング・クロックをJESD204Bのデータ・レート・クロックに対応するまでの逓倍を行います。
4. システムの幅広い設計を簡素化するためのオプショナルRFクロック入力をサポート
5. 独自の差動入力により、最大400MHzまでの入力周波数で優れたSNR性能を維持
6. 1.8V単電源電圧で動作
7. 標準シリアル・ポート・インターフェース（SPI）は、製品の数々の機能、クロック・デューティ・サイクル・スタビライザ（DCS）の制御、パワーダウン、テスト・モード、電圧リファレンス・モード、範囲内のファスト・ディテクションおよびシリアル出力構成などをサポート

アプリケーション

• 通信関連
• ダイバーシティ無線システム
• マルチモード・デジタル・レシーバ（3G）：
  TD-SCDMA、WiMAX、WCDMA、CDMA2000、GSM、EDGE、LTE
• DOCSIS 3.0 CMTSアップストリーム・レシーバ・パス
• HFCデジタル・リバース・パス・レシーバ
• スマート・アンテナ・システム
• テスト装置および計測装置
• レーダー受信装置
• COMSEC無線アーキテクチャ
• IEDディテクション／ジャミング・システム
• 汎用ソフトウェア無線
• ブロードバンド・データ・アプリケーション
• 超音波装置

AD9689 は、14 ビットの 2.0 GSPS/2.6 GSPS デュアル A/D コンバータ（ADC）です。低消費電力、小型、使いやすさを目標に設計されたオンチップ・バッファとサンプル&ホールド回路を備えたデバイスです。最大で 5 GHz の広帯域幅アナログ信号をダイレクト・サンプリングする通信アプリケーションに対応できるように設計されています。この ADC 入力の −3 dB 帯域幅は 9 GHz です。AD9689 は、広い入力帯域幅、高いサンプリング・レート、優れた直線性、低消費電力を小型パッケージで提供できるように最適化されています。

デュアル ADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各 ADCは広帯域幅入力を備えており、選択可能な多様な入力範囲をサポートします。電圧リファレンスを内蔵しているので設計が容易になります。アナログ入力とクロック信号は差動入力です。ADC のデータ出力は内部でクロスバー・マルチプレクサを通して 4 つのデジタル・ダウンコンバータ（DDC）に接続されています。各 DDC は、48 ビット周波数変換器（数値制御発振器（NCO））とデシメーション・レートの、カスケード接続された複数の信号処理段で構成されています。NCO ではプリセット帯域を汎用入出力（GPIO）ピンで選択することができ、3 つまでの帯域を選択できます。DDC モード間の AD9689 の動作は SPI でプログラム可能なプロファイルを介して選択可能です。

AD9689 は DDC ブロックの他に、通信用レシーバー内に自動ゲイン制御（AGC）機能を簡素化する複数の機能を備えています。プログラマブル閾値検出器は、ADC のレジスタ 0x0245 の高速検出コントロール・ビットを使って入力信号の電力をモニタすることができます。入力信号レベルがプログラマブルな閾値を超えると、高速検出インジケータがハイ・レベルになります。この閾値インジケータは遅延が小さいため、短時間でシステム・ゲインを下げて ADC 入力のオーバーレンジ状態を回避することができます。AD9689 は、高速検出出力に加え、信号モニタリング機能も備えています。信号モニタリング・ブロックは、ADC でデジタル化される信号に関する追加情報を提供します。サブクラス 1 JESD204B に基づく高速シリアル出力は、DDC の構成と受信ロジック・デバイスの許容レーン・レートに応じて、1 レーン、2 レーン、4 レーン、8 レーンの多様なレーン構成にすることができます。マルチデバイス同期は、SYSREF± 入力ピンと SYNCINB± 入力ピンを通してサポートされています。

AD9689 には、必要に応じて大幅な節電を可能にする柔軟なパワーダウン・オプションがあります。これらの機能はすべて 3 線式シリアル・ポート・インターフェース（SPI）を使ってプログラムできます。

AD9689 は 196 ボールの無鉛 BGA パッケージで提供され、−40 ºC ～ +85 ºC の周囲温度範囲で仕様が規定されています。この製品は米国の特許によって保護されています。

このデータシートでは、FD_A/GPIO_A0 などの複数機能を持つピンは、全機能を表すピン名で表記するか、あるいは特定の機能のみが該当するところでは、例えば FD_A のようにピンの 1 つの機能で表記しています。

1. 広い −3 dB 入力帯域幅（9 GHz）により、最大約 5 GHz までの信号のダイレクト無線周波数（RF）サンプリングをサポート。
2. 内蔵の 4 個の広帯域デシメーション・フィルタと NCO ブロックにより、マルチバンド・レシーバーをサポート。
3. GPIO ピンを使ってイネーブルされる高速 NCO スイッチング。
4. 特定のシステム条件を満たすように製品の各種特性と機能を SPI で制御。
5. プログラマブルな高速オーバーレンジ検出と信号モニタリング。
6. システム温度管理用のオンチップ温度ダイオード。
7. 12 mm × 12 mm、196 ボール BGA。
8. ピン、パッケージ、機能、メモリマップは14ビット、3.0 GSPS、JESD204B デュアルADCのADCAD9208と互換性有り。

• ダイバーシティ・マルチバンドおよびマルチモード・デジタル・レシーバー
• 3G/4G、TD-SCDMA、W-CDMA、GSM、LTE、LTE-A
• 電子テストおよび計測システム
• フェーズド・アレイ・レーダーおよび電子戦
• DOCSIS 3.0 CMTS アップストリーム・レシーブ・パス
• HFC デジタル・リバース・パス・レシーバー

AD9690は、14ビット、1GSPSのA/Dコンバータ（ADC）です。このデバイスはバッファとサンプル＆ホールド回路を内蔵しており、低消費電力、小型、使い易さを考慮して設計されています。この製品は最大2 GHzの広帯域アナログ信号をサンプリングできるように設計されています。AD9690は小型パッケージに収納され広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を目標に最適化されています。

ADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADCの入力は広帯域になっており、ユーザー選択可能な、多様な入力範囲に対応します。リファレンス電圧を内蔵しているので回路設計が容易です。

アナログ入力とクロック信号は差動入力です。ADCのデータ出力は内部的に2つのデジタル・ダウン・コンバータ（DDC）に接続されています。各DDCは直列接続の4つの信号処理段で構成されています：12ビット周波数変換器（NCO）、4つのハーフバンド・デシメーション・フィルタ。

AD9690はレシーバDDC回路の他に、システム・レシーバ内に自動ゲイン制御（AGC）機能を簡素化する複数の機能を持っています。さらに、スレッショールドが可変の検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニタすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、ユーザーは迅速にシステム・ゲインを下げてADC入力でのオーバーレンジ状態を回避することができます。

DDCの構成と受信ロジック・デバイスの許容レーン・レートに応じて、サブクラス1 JESD204Bに基づく高速シリアル出力を1レーン、2レーン、または4レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。

AD9690には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は1.8 V ～ 3.3 V対応3線式SPIを使って設定可能です。

AD9690は64ピンの鉛フリーLFCSPパッケージを採用し、-40°C～+85°Cの工業温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。

1. 広いフルパワー帯域幅で最大2 GHzまでの信号のIFサンプリングをサポートします
2. プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します
3. 内蔵の2個の広帯域デシメーション・フィルタと数値制御発振器（NCO） ブロックにより、マルチバンド・レシーバをサポートします
4. 柔軟なシリアル・ポート・インターフェース（SPI）は、個別のシステム要求を満たすために製品の各種特性と機能を制御します
5. プログラマブルな高速オーバーレンジ検出機能
6. 9 mm×9 mmの64ピンLFCSP

AD9691は、デュアル、14ビット、1.25 MSPSのA/Dコンバータ（ADC）です。このデバイスはバッファとサンプル＆ホールド回路を内蔵しており、低消費電力、小型、使い易さを考慮して設計されています。この製品は最大1.5 GHzの広帯域アナログ信号をサンプリングできるように設計されています。

デュアルのADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザー選択可能な、多様な入力範囲に対応します。リファレンス電圧を内蔵しているので回路設計が容易です。

各ADCのデータ出力はオプションで内部的に2つのデジタル・ダウン・コンバータ（DDC）に接続されています。各DDCは直列接続の4つの信号処理段で構成されています：12ビット周波数変換器（NCO）、4つのハーフバンド・デシメーション・フィルタ。

AD9691はレシーバDDC回路の他に、通信用レシーバ内に自動ゲイン制御（AGC）機能を簡素化する複数の機能を備えています。さらに、スレッショールドが可変の検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニタすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、ユーザーは迅速にシステム・ゲインを下げてADC入力でのオーバーレンジ状態を回避することができます。

DDCの構成と受信ロジック・デバイスの許容レーン・レートに応じて、サブクラス1 JESD204Bに基づく高速シリアル出力を1レーン、2レーン、または4レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYNCINB±入力ピンを通してサポートされています。

AD9691は88ピンの鉛フリーLFCSPパッケージを採用し、-40°C～+85°Cの工業温度範囲で仕様を規定しています。

製品のハイライト

1. 低消費電力アナログ・コア、14ビット、チャンネル当り1.9 Wの1.25 GSPS デュアルA/Dコンバータ（ADC）。
2. 広いフルパワー帯域幅は、最大1.5 GHZまでの信号のIFサンプリングをサポートします。
3. プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します。
4. 柔軟なシリアル・ポート・インターフェース（SPI）は、個別のシステム要求を満たすために製品の各種特性と機能を制御します。
5. プログラマブルな高速オーバーレンジ検出機能
6. 12 mm×12 mmの88ピンLFCSP。

• 通信関連（広帯域レシーバとデジタル・プリディストーション）
• 計測機器（スペクトラム・アナライザ、ネットワーク・アナライザ、内蔵RFテスト回路）
• DOCSIS 3.x CMTSアップストリーム・レシーバ・パス
• 高速データ・アクイジション・システム

AD9694は、クワッド、14ビット、500MSPSのA/Dコンバータ(ADC)です。このデバイスはバッファとサンプル＆ホールド回路を内蔵し、低消費電力、小型、使い易さを考慮して設計されています。この製品は最大1.4 GHzの広帯域アナログ信号をサンプリングできるように設計されています。AD9694は小型パッケージに収納され広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を目標に最適化されています。

クワッドのADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザ選択可能な、多様な入力範囲に対応します。電圧リファレンスを内蔵しているので回路設計が容易です。

アナログ入力とクロック信号は差動入力です。ADCデータ出力の各ペアはクロスバー・マルチプレクサを介して内部で2個のDDCに接続されています。各DDCは直列接続された5段の信号処理段で構成されています：48ビット周波数変換器(NCO)と最大4個のハーフバンド・デシメーション・フィルタ。

AD9694は DDC回路の他に、通信用レシーバ内に自動ゲイン制御 (AGC) 機能を簡素化する複数の機能を備えています。さらに、スレッショールドが可変の検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニターすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータのレイテンシは小さいため、ユーザは迅速にシステム・ゲインを下げて、ADC入力がオーバー・レンジ状態になるのを防ぐことができます。

ユーザは中間周波数（IF）レシーバ出力の各ペアをデシメーション・レシオと受信側ロジック・デバイスで受信できるレーン・レートに応じて、1 レーン、2 レーンいずれかのJESD204B（サブクラス 1）準拠高速シリアル出力に構成できます。SYSREF±、SYNCINB±AB、SYNCINB±CD入力ピンを通して複数のデバイスを同期させることができます。

AD9694には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は1.8 V 対応3線式 SPI を使って設定可能です。

AD9694は72ピンの鉛フリーLFCSPパッケージを採用し、-40°C～+105°Cのジャンクション温度範囲で仕様を規定しています。

1. チャンネルあたりの消費電力が低い。
2. JESD204Bレーン・レートは15 Gbpsまで対応。
3. 広いフルパワー帯域幅は、最大1.4GHzまでの信号のIFサンプリングをサポートします。
4. バッファ付き入力によりフィルタの設計と実装が容易。
5. 内蔵の4個の広帯域デシメーション・フィルタと数値制御発振器(NCO) ブロックにより、マルチバンド・レシーバをサポート。
6. 柔軟なシリアル・ポート・インターフェース（SPI）は、個別のシステム要求を満たすために製品の各種特性と機能を制御します。
7. プログラマブルな高速オーバー・レンジ検出機能。
8. システムの温度管理用ダイオード温度センサーを内蔵。

• 通信関連
• ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ 3G/4G、 W-CDMA、 GSM、 LTE、 LTE-A
• 汎用ソフトウェア無線
• 超広帯域衛星レシーバ
• 計測器
• レーダー
• シグナル・インテリジェンス(SIGINT)

AD9695 は、14 ビットの 1300 MSPS／625 MSPS デュアル A/D コンバータ（ADC）です。バッファとサンプル&ホールド回路を内蔵し、低消費電力、小型化、使いやすさを考慮した設計になっています。また、最大 2 GHz の広帯域アナログ信号を直接サンプリングできる通信アプリケーションをサポートするように設計されています。この ADC の入力の −3 dB 帯域幅は 2 GHz です。AD9695 は、広い入力帯域幅、高サンプリング・レート、優れた直線性、および低消費電力を小型パッケージで実現できるように最適化されています。

デュアル ADC コアは、出力誤差補正ロジックを内蔵する多段の差動パイプライン・アーキテクチャを採用しています。各 ADC は広帯域幅の入力を備えており、サポートされている多様な入力範囲から選択できます。また、電圧リファレンスを内蔵しているので設計が容易です。アナログ入力とクロック信号は差動入力です。ADC のデータ出力は内部でクロスバー・マルチプレクサを通して 4 つのデジタル・ダウンコンバータ（DDC）に接続されています。各 DDC は 48 ビット周波数変換器（数値制御発振器（NCO））とデシメーション・フィルタの複数の信号処理段で構成されています。NCO では最大 16 のプリセット帯域を汎用入出力（GPIO）ピンで選択するか、あるいはコヒーレントな高速周波数ホッピング・メカニズムを使って帯域を選択します。DDC モード間の AD9695 の動作は、SPI でプログラム可能なプロファイルを介して選択可能です。

AD9695 は DDC ブロックの他に、通信用レシーバーの自動ゲイン制御（AGC）機能を簡素化するいくつかの機能を備えています。プログラマブル閾値検出器により、ADC のレジスタ 0x0245 の高速検出コントロール・ビットを使って、入力信号電力をモニタリングすることができます。入力信号レベルがプログラマブルな閾値を超えると、高速検出インジケータがハイ・レベルになります。この閾値インジケータは遅延が小さいため、短時間でシステムのゲインを下げて ADC 入力のオーバーレンジ状態を回避することができます。AD9695 は、高速検出出力に加え、信号モニタリング機能も備えています。信号モニタリング・ブロックは、ADC でデジタル化される信号に関する追加情報を提供します。

サブクラス 1 JESD204B に基づく高速シリアル出力は、DDC の構成と受信ロジック・デバイスの許容レーン・レートに応じて、1 レーン、2 レーン、4 レーンのいずれかのレーン構成にすることができます。マルチデバイス同期は、SYSREF± と SYNCINB± 入力ピンによってサポートされています。

AD9695 には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらの機能はすべて 3 線式シリアル・ポート・インターフェース（SPI）か PDWN/STBY ピンを使ってプログラムできます。

AD9695 は 64 ピンの無鉛 LFCSP パッケージを採用し、−40 °C ～ +105 °C のジャンクション温度範囲で仕様が規定されています。この製品は 1 つ以上の米国の特許または国際特許によって保護されている可能性があります。

このデータシートでは、FD_A/GPIO_A0 などの複数機能を持つピンは、全機能を表すピン名で表記するか、あるいは特定の機能のみが該当するところでは FD_A のようにピンの 1 つの機能で表記しています。

1. チャンネルあたりの消費電力が低い。
2. 最大 16 Gbps をサポートする JESD204B レーン・レート。
3. フルパワー帯域幅が広く、最大 2 GHz の信号の中間周波数（IF）サンプリングが可能。
4. バッファを備えた入力なのでフィルタの設計と実装が容易。
5. 内蔵の 4 個の広帯域デシメーション・フィルタと NCO ブロックにより、マルチバンド・レシーバーをサポート。
6. プログラマブルな高速オーバーレンジ検出。
7. システム温度管理用のオンチップ温度ダイオード。

• 通信
• ダイバーシティ・マルチバンド、マルチモード・デジタル・レシーバー
  • 3G/4G、TD-SCDMA、WCDMA、GSM、LTE
• 汎用ソフトウェア無線
• 超広帯域衛星受信機
• 計測器
  • オシロスコープ
  • スペクトラム・アナライザ
  • ネットワーク・アナライザ
  • 統合型 RF テスト・ソリューション
• レーダー
• 電子支援手段（ESM）、電子対抗手段（ECM）、対電子妨害対抗手段（ECCM）
• 高速データ・アクイジション・システム
• DOCSIS 3.0 CMTS アップストリーム受信パス
• 光ファイバ／同軸ハイブリッド型デジタル・リバース・パス・レシーバー
• 広帯域デジタル・プリディストーション

AD9697 は、単一の 14 ビット、1300 MSPS A/D コンバータ（ADC）です。ロー・パワー、小型化、使いやすさを目指して設計されたオンチップ・バッファとサンプル＆ホールド回路を備えたデバイスです。最大で 2 GHz の広帯域幅アナログ信号をダイレクト・サンプリングする通信アプリケーションをサポートできるように設計されています。この ADC 入力の −3 dB 帯域幅は 2 GHz です。AD9697 は、広い入力帯域幅、高サンプリング・レート、優れた直線性、ロー・パワーを小型パッケージで実現できるように最適化されています。

ADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。ADC の入力は広帯域幅になっており、サポートされている多様な入力範囲から選択できます。電圧リファレンスを内蔵しているので設計が容易になります。アナログ入力とクロック信号は差動入力です。ADC のデータ出力は内部でクロスバー・マルチプレクサを通して 4 つのデジタル・ダウンコンバータ（DDC）に接続されています。各 DDC は 48 ビット周波数変換器（数値制御発振器（NCO））とデシメーション・フィルタの複数の信号処理段が接続された構成になっています。NCO では最大 16 のプリセット帯域を汎用入出力（GPIO）ピンで選択できるほか、コヒーレントな高速周波数ホッピング・メカニズムを帯域選択に利用できます。DDC モード間の AD9697 の動作はシリアル・ポート・インターフェース（SPI）プログラマブル・プロファイルを介して選択可能です。

AD9697 は DDC ブロックの他に、通信用レシーバー内に自動ゲイン制御（AGC）機能を簡素化する複数の機能を備えています。プログラマブル閾値検出器では、ADC のレジスタ 0x0245 の高速検出コントロール・ビットを使って入力信号電力をモニタリングすることができます。入力信号レベルがプログラマブルな閾値を超えると、高速検出インジケータがハイ・レベルになります。この閾値インジケータは遅延が小さいため、短時間でシステム・ゲインを下げて ADC 入力のオーバーレンジ状態を回避することができます。AD9697 は、高速検出出力に加え、信号モニタリング機能も備えています。信号モニタリング・ブロックは、ADC でデジタル化される信号に関する追加情報を提供します。

サブクラス 1 JESD204B に基づく高速シリアル出力は、DDC の構成と受信ロジック・デバイスの許容レーン・レートに応じて、1 レーン、2 レーン、4 レーンのいずれかのレーン構成にすることができます。マルチデバイス同期は、SYSREF± と SYNCINB± 入力ピンを通してサポートされています。

AD9697 には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらの機能はすべて 3 線式 SPI か PDWN/STBY ピンを使ってプログラムできます。

AD9697 は 64 ピンの無鉛 LFCSP パッケージを採用し、−40°C ～ +105°C のジャンクション温度（TJ）範囲で仕様規定されています。この製品は 1 つ以上の米国の特許または国際特許によって保護されている可能性があります。

このデータシートでは、複数機能を持つピン、FD/GPIO1 は、全機能を表すピン名で表記するか、あるいは特定の機能のみが該当するところでは FD のようにピンの 1 つの機能で表記しています。

製品のハイライト

1. 低消費電力
2. 最大16Gbps の JESD204B 対応レーン・レート
3. フルパワー帯域幅が広く、最大 2 GHz までの信号の中間周波数（IF）サンプリングに対応
4. バッファ入力により、フィルタの設計と実装が容易
5. 内蔵の4個の広帯域デシメーション・フィルタとNCOブロックにより、マルチバンド・レシーバーをサポート
6. プログラマブルな高速オーバーレンジ検出
7. システム温度管理用のオンチップ温度ダイオード

アプリケーション

• 通信
• ダイバーシティ・マルチバンド, マルチモード・デジタル・レシーバー 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE
• 汎用ソフトウェア無線
• 超広帯域衛星レシーバー
• 計測器
  • オシロスコープ
  • スペクトラム・アナライザ
  • ネットワーク・アナライザ
  • 統合型 RF テスト・ソリューション
• レーダー
• 電子支援手段（ESM）、電子対抗手段（ECM）、対電子妨害対抗手段（ECCM）
• 高速データ・アクイジション・システム
• DOCSIS 3.0 CMTS アップストリーム・レシーバー・パス
• ファイバ／同軸ハイブリッド型デジタル・リバース・パス・レシーバー
• 広帯域デジタル・プリディストーション

AD9161 は高性能、11 ビット D/A コンバータ（DAC）で 6 GSPS までのデータ・レートをサポートします。DAC コアは 2 倍のインター・ポーレーション・フィルタを組みあわせたクワッド・スイッチ・アーキテクチャに基づいており、DAC の有効なアップデート・レートを一部のモードで 12 GSPS まで増加させることができます。高ダイナミック・レンジで広帯域なので、ほとんどの厳しい高速無線周波数（RF）DACのアプリケーションに適しています。

ベースバンド・モードでは、広帯域と高ダイナミック・レンジの組み合わせにより、最小 2 種類のキャリアから 1.794 GHz のフルの最大スペクトラムまでの DOCSIS 3.1 ケーブル・インフラストラクチャをサポートします。2x インターポレーション・フィルタ（FIR85）により、AD9161/AD9162 のデータ・レートとコンバータのクロック駆動を低く設定して、システム全体の電力を低減しフィルタに対する要求を軽減することができます。ミックス・モード動作では、AD9161/AD9162 は 2nd と 3rd ナイキスト領域で RF キャリアを最大 7.5 GHz まで再生でき、しかもその並外れてダイナミック・レンジを維持します。出力電流は 8 mA ～ 38.76 mA の範囲で設定することができます。AD9161/AD9162 のデータ・インターフェースは最大 8 レーンの JESD204B シリアライザ／ディシリアライザ（SERDES）で構成されており、アプリケーションに柔軟に対応できるようにレーン速度、レーン数を設定できます。

シリアル・ペリフェラル･インターフェース（SPI）は、AD9161/AD9162を構成したり、全レジスタのステータスをモニタしたりするために使われます。AD9161/AD9162は 165 ボール、8.0 mm ｘ 8.0 mm、0.5 mm ピッチ、CSP_BGA パッケージと 169 ボール、11 mm ｘ 11 mm、0.8 mm ピッチ、CSP_BGA パッケージを採用しておりAD9162には有鉛ボールのオプションもあります。

製品のハイライト

1. 高ダイナミック・レンジで、信号再生帯域幅は最大 7.5 GHz までの RF 信号合成をサポート。
2. レーン数とレーン速度に関して柔軟性のある最大 8 レーンの JESD204B SERDES インターフェース。
3. DOCSIS 3.1 に余裕をもって適合する帯域幅とダイナミック・レンジ。

• ブロードバンド通信システム
  
  • DOCSIS 3.1 ケーブル・モデム終端システム（CMTS）／ビデオ・オン・デマンド（VOD）／エッジ直交振幅変調（EQAM）
• ワイヤレス通信インフラストラクチャ
  
  • W-CDMA、LTE、LTE-A、ポイント to ポイント
• 計測器、自動テスト装置（ATE）
• レーダーと妨害装置

AD9162 は高性能、16 ビット D/A コンバータ（DAC）で 6 GSPS までのデータ・レートをサポートします。DAC コアは 2 倍のインター・ポーレーション・フィルタを組み合わせたクワッド・スイッチ・アーキテクチャに基づいており、DAC の有効なアップデート・レートを一部のモードで 12 GSPS まで増加させることができます。高ダイナミック・レンジで広帯域なので、ほとんどの厳しい高速無線周波数（RF）DACのアプリケーションに適しています。

ベースバンド・モードでは、広帯域と高ダイナミック・レンジの組み合わせにより、最小 2 種類のキャリアから 1.794 GHz のフルの最大スペクトラムまでの DOCSIS 3.1 ケーブル・インフラストラクチャをサポートします。2x インターポレーション・フィルタ（FIR85）により、AD9161/AD9162 のデータ・レートとコンバータのクロック駆動を低く設定して、システム全体の電力を低減しフィルタに対する要求を軽減することができます。ミックス・モード動作では、AD9161/AD9162 は 2nd と 3rd ナイキスト領域で RF キャリアを最大 7.5 GHz まで再生でき、しかもその並外れてダイナミック・レンジを維持します。出力電流は 8 mA ～ 38.76 mA の範囲で設定することができます。AD9161/AD9162 のデータ・インターフェースは最大 8 レーンの JESD204B シリアライザ／ディシリアライザ（SERDES）で構成されており、アプリケーションに柔軟に対応できるようにレーン速度、レーン数を設定できます。

シリアル・ペリフェラル･インターフェース（SPI）は、AD9161/AD9162 を構成したり、全レジスタのステータスをモニタしたりするために使われます。AD9161/AD9162 は 165 ボール、8.0 mm ｘ 8.0 mm、0.5 mm ピッチ、CSP_BGA パッケージと 169 ボール、11 mm ｘ 11 mm、0.8 mm ピッチ、CSP_BGA パッケージを採用しており、有鉛ボールのオプションもあります。

製品のハイライト

1. 高ダイナミック・レンジで、信号再生帯域幅は最大 7.5 GHz までの RF 信号合成をサポート
2. レーン数とレーン速度に関して柔軟性のある最大 8 レーンの JESD204B SERDES インターフェース
3. DOCSIS 3.1 に余裕をもって適合する帯域幅とダイナミック・レンジ

• ブロードバンド通信システム
  
  • DOCSIS 3.1 ケーブル・モデム終端システム（CMTS）／ビデオ・オン・デマンド（VOD）／エッジ直交振幅変調（EQAM）
• ワイヤレス通信インフラストラクチャ
  
  • W-CDMA、LTE、LTE-A、ポイント to ポイント
• 計測器、自動テスト装置（ATE）
• レーダーと妨害装置

AD9163は高性能、16ビットD/A コンバータ（DAC）で6 GSPSまでのデータ・レートをサポートします。DACコアは2倍のインターポレーション・フィルタを組みあわせたクワッド・スイッチ・アーキテクチャに基づいており、DACの有効な更新レートを一部のモードで12GSPSまで増加させることができます。高ダイナミック・レンジで広帯域なので、このDACはほとんどの厳しい高速無線周波数（RF）DACアプリケーションに適しています。

AD9163は優れたRF性能とディープ・インターポレーション・レートにより、MC-GSM、 W-CDMA、 LTE、LTE-Aなど多くのワイヤレス・インフラストラクチャ・アプリケーションに使用できます。また、最大1 GHzの広帯域幅、複素型NCO、デジタル・アップ・コンバータによりワイアレス・インフラストラクチャ信号のデュアル・バンド／トリプル・バンドのダイレクトRF合成を可能にし、高価なアナログ・アップ・コンバータを削減できます。

広アナログ帯域と高ダイナミック・レンジの組み合わせにより、最小 1 種類のキャリアから 1 GHz の信号帯域までの DOCSIS 3.1 ケーブル・インフラストラクチャをサポートするので、集合住宅(MDU)向けケーブル・アプリケーションに最適です。2xインターポレーション・フィルタ（FIR85）により、AD9163のデータ・レートとコンバータのクロック駆動を低く設定して、システム全体の電力を低減しフィルタに対する要求を軽減する事ができます。ミックス・モード動作では、AD9163は2ndと3rdナイキスト領域でRFキャリアを最大7.5GHzまで再生でき、しかもその並外れてダイナミック・レンジを維持します。出力電流は8 mA ～ 38.76 mAの範囲で設定することができます。AD9163 のデータ・インターフェースは最大8レーンのJESD204B シリアライザ／ディシリアライザ（SERDES）で構成されており、アプリケーションに柔軟に対応できるようにレーン速度、レーン数を設定できます。

シリアル・ペリフェラル･インターフェース（SPI）は、AD9163を構成したり、全レジスタのステータスをモニタしたりするために使われます。AD9163 は169ボール、11 mm × 11 mm、0.8 mm ピッチ CSP_BGA パッケージを採用しています。

製品のハイライト

1. 高ダイナミック・レンジで、信号再生帯域幅は最大 7.5 GHz までの RF 信号合成をサポート
2. レーン数とレーン速度に関して柔軟性のある最大 8 レーンの JESD204B SERDES インターフェース
3. マルチバンド・ワイヤレス通信規格に余裕をもって適合する帯域幅とダイナミック・レンジ。

アプリケーション

• ブロードバンド通信システム
  
  • DOCSIS 3.1 ケーブル・モデム終端システム（CMTS）／ビデオ・オン・デマンド（VOD）／エッジ直交振幅変調（EQAM）
• ワイヤレス通信インフラストラクチャ
  
  • MC-GSM、W-CDMA、LTE、LTE-A、ポイントtoポイント

AD9164は高性能、16ビットD/A コンバータ（DAC）とDDS（ダイレクト・デジタル・シンセサイザ）で6 GSPSまでの更新レートをサポートします。DACコアは2倍のインターポレーション・フィルタを組みあわせたクワッド・スイッチ・アーキテクチャに基づいており、DACの有効な更新レートを一部のモードで12GSPSまで増加させることができます。高ダイナミック・レンジで広帯域なので、ほとんどの厳しい高速無線周波数（RF） のアプリケーションに適しています。

DDSは32の32ビット数値制御発振器（NCO）で構成されており、それぞれは位相アキュームレータを備えています。

100 MHzのシリアル・ペリフェラル・インターフェース （SPI） と高速ホップ・モードを組み合わせによって、位相コーヒーレントな高速周波数ホッピング（FFH）が可能になり、複数のモードを使い各種のアプリケーションをサポートします。

ベースバンド・モードでは、広アナログ帯域と高ダイナミック・レンジの組み合わせにより、最小1種類のキャリアから1.791 GHzのフルの最大スペクトラムまでの信号帯域のDOCSIS 3.1 ケーブル・インフラストラクチャをサポートします。2xインターポレーション・フィルタ（FIR85）により、AD9164のデータレートとコンバータのクロック駆動を低く設定して、システム全体の電力を低減しフィルタに対する要求を軽減する事ができます。ミックス・モード動作では、AD9164は2ndと3rdナイキスト領域でRFキャリアを最大7.5GHzまで再生でき、しかもその並外れてダイナミック・レンジを維持します。出力電流は8 mA～38.76 mAの範囲で設定することができます。AD9164のデータ・インターフェースは最大8レーンのJESD204B シリアライザ／ディシリアライザ（SERDES）で構成されており、アプリケーションに柔軟に対応できるようにレーン速度、レーン数を設定できます。

SPIインターフェースは、AD9164を構成したり、全レジスタのステータスをモニタしたりするために使われます。AD9164は165ボール、8 mm ｘ 8 mm、 0.5 mm ピッチ、CSP_BGA パッケージと 169ボール、11 mm ｘ 11 mm、0.8 mm ピッチ、CSP_BGA パッケージを採用しており、有鉛ボールのオプションもあります。

製品のハイライト

1. 高ダイナミック・レンジで、信号再生帯域幅は最大 7.5 GHz までの RF 信号合成をサポート
2. レーン数とレーン速度に関して柔軟性のある最大 8 レーンの JESD204B SERDES インターフェース
3. DOCSIS 3.1コンプライアンスおよびマルチバンド・ワイヤレス通信規格に余裕をもって適合する帯域幅とダイナミック・レンジ。

• ブロードバンド通信システム
• DOCSIS 3.1 ケーブル・モデム終端システム（CMTS）／ビデオ・オン・デマンド（VOD）／エッジ直交振幅変調（EQAM）
• ワイヤレス通信インフラストラクチャ
• W-CDMA、 LTE、 LTE-A、ポイントtoポイント

AD9171 は、最大 6.2 GSPS の DAC サンプル・レートをサポートする高性能デュアル 16 ビット D/A コンバータ（DAC）です。 15.4 Gbps の 8 レーン JESD204B データ入力ポート、高性能オンチップ DAC クロック逓倍器に加えて、DC ～ 無線周波数（RF）のシングルバンドのワイヤレス・アプリケーションを対象としたデジタル信号処理機能を備えています。

AD9171 には、RF DAC あたり 1 つの複合データ入力チャンネルが搭載されています。 各データ入力チャンネルには、構成可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器（NCO）が備わっているため、柔軟な周波数計画を行うことができます。 入力チャンネルあたり最大 516 MSPS の複合データ・レートがサポートされています。

AD9171 は 144 ボール BGA_ED パッケージを採用しています。

製品のハイライト

1. 12 ビット分解能の 513 MSPS と 16 ビット分解能の 516 MSPS の最大複合入力データ・レートで、RF DAC あたり 1 つの複合データ入力チャンネルをサポートします。 入力チャンネルごとに独立した1 つの NCO を備えています。
2. ロー・パワー・デュアル・コンバータによって、高帯域幅のマルチチャンネル・アプリケーションで必要な消費電力を削減できます。

アプリケーション

• ワイヤレス通信インフラストラクチャ
  • シングルバンド基地局無線
• 計測器、ATE（自動試験装置）

AD9172 は、最大 12.6 GSPS の DAC サンプル・レートに対応する高性能デュアル 16 ビット D/A コンバータ（DAC）です。15 GSPS の 8 レーン JESD204B データ入力ポート、高性能オンチップ DAC クロック逓倍器に加えて、シングルバンドおよびマルチバンドのダイレクトto無線周波数（RF）ワイヤレス・アプリケーションをターゲットとしたデジタル信号処理機能を特長としています。

AD9172 には、RF DAC あたり 3 つのバイパス可能な複合データ入力チャンネルが搭載されています。各データ入力チャンネルには、マルチバンド周波数計画を柔軟に作成できるように、構成可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器（NCO）が備わっています。1 入力チャンネルあたり最大 1.5 GSPS の複合データ・レートに対応するほか、複数の複合入力データ・ストリーム（1.5 GSPS の最大複合データ・レートまで）を集約できます。また、AD9172はチャネライザをバイパスする超広帯域幅モードをサポートし、3.08 GSPS（16 ビット分解能）と 4.1 GSPS（12 ビット分解能）までの最大データ・レートを提供します。

AD9172 は 144 ボール BGA_ED パッケージで提供されます。

1. 1.5 GSPS の最大複合入力データ・レートで、RF DAC あたり 3 つのバイパス可能な複合データ入力チャンネルにより、シングルバンドとマルチバンドのワイヤレス・アプリケーションをサポートします。入力チャンネルごとに 1 つの独立 NCO を備えています。
2. 超広帯域幅チャンネル・バイパス・モードで、最大 3 GSPS（16 ビット分解能）と 4 GSPS（12 ビット分解能）のデータ・レートに対応します。
3. 低消費電力のデュアル・コンバータによって、高帯域幅のマルチチャンネル・アプリケーションに必要な消費電力を削減します。

• ワイヤレス通信インフラストラクチャ
  • マルチバンド基地局無線
  • マイクロ波／E バンド・バックホール・システム
• 計測器、自動試験装置（ATE）
• レーダーと電波妨害装置

AD9173 は、最高 12.6 GSPS の DAC サンプル・レートをサポートする高性能デュアル 16 ビット D/A コンバータ（DAC）です。15.4 Gbps の 8 レーン JESD204B データ入力ポート、高性能オンチップ DAC クロック逓倍器に加えて、DC ～ 無線周波数（RF）のシングルバンドとマルチバンドのワイヤレス・アプリケーションを対象としたデジタル信号処理機能を特徴としています。

AD9173 には、RF DAC あたり 3 つのバイパス可能な複合データ入力チャンネルが搭載されています。各データ入力チャンネルには、構成可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器（NCO）が備わっているため、柔軟なマルチバンド周波数計画を行うことができます。入力チャンネルあたり最大 1.54 GSPS の複合データ・レートがサポートされているほか、複数の複合入力データ・ストリーム（1.54 GSPS の最大複合データ・レートまで）を集約できます。また、AD9173 ではチャネライザーをバイパスする超広帯域幅モードがサポートされ、3.08 GSPS（16 ビット・シリアライザ／デシリアライザ（SERDES）パッキングを使用する 11 ビット分解能）と、3.4 GSPS（12 ビット SERDES パッキングを使用する 11 ビット分解能）までの最大データ・レートを提供します。

AD9173 は 144 ボール BGA_ED パッケージを採用しています。

アプリケーション

• ワイヤレス通信インフラストラクチャ
  • マルチバンド基地局無線
  • マイクロ波／E バンド・バックホール・システム
• 計測器、ATE（自動試験装置）

製品のハイライト

1. 11 ビット分解能の 1.54 GSPS と 16 ビット分解能の 1.23 GSPS の最大複合入力データ・レートで、RF DAC あたり 3 つのバイパス可能な複合データ入力チャンネルを搭載。シングルバンドとマルチバンドのワイヤレス・アプリケーションをサポートします。入力チャンネルあたり 1 つの独立 NCO が備わっています。
2. 超広帯域幅チャンネル・バイパス・モードで、最大 11 ビット分解能、16 ビット SERDES パッキングの 3.08 GSPS データ・レートと、11 ビット分解能、12 ビット SERDES パッキングの 3.4 GSPS データ・レートをサポートします。
3. ロー・パワー・デュアル・コンバータによって、高帯域幅のマルチチャンネル・アプリケーションで必要な消費電力を削減できます。

AD9177は、16ビットで最大サンプル・レートが12GSPSのRF D/Aコンバータ（DAC）コアを4つ内蔵した高集積デバイスで、最大8つのベースバンド・チャンネルをサポートできます。このデバイスは、広範な瞬時帯域幅の信号を処理するために広帯域のDACが必要なアプリケーションに最適です。このデバイスは、8レーン、24.75Gbps JESD204Cまたは15.5Gbps JESD204Bデータ・レシーバー（JRx）ポート、オンチップ・クロック逓倍器、デジタル信号処理（DSP）データパスを備えており、広帯域またはマルチバンドのダイレクトto RFアプリケーション、フェーズ・アレイ・レーダー・システム、および電子戦アプリケーションの複素信号の処理を行えます。DSPデータパスは、データ・レシーバー・ポートとDACコア間で直接接続できるようにバイパスできます。

ダイレクト・デジタル合成（DDS）アプリケーションでは、AD9177は、様々な周波数の複数のサイン波トーンを生成するためにデータ・レシーバー・ポートを使わず動作できます。4つの各粗調整デジタル・アップコンバータ（DUC）内のメインの数値制御発振器（NCO）ブロックには、1個の48ビットNCO、31個の32ビットNCOのバンクが含まれ、それぞれ独立した位相アキュムレータを備えています。同様に、受信データパスの各粗調整および微調整デジタル・ダウンコンバータ（DDC）内のメインNCOブロックには、粗調整DUCとDAC出力の前に処理するために送信データパスにループされる16個の48ビットNCOのバンクが含まれます。周波数ホッピングの汎用入出力（GPIO）コントロール、事前設定可能なプロファイル選択、SYSREF入力ポートを使用したNCOと一般的なトリガの同期機能を組み合わせたこのバンクによって、位相コヒーレントな高速周波数ホッピング（FFH）が実現し、複数のデバイスが同期されたり、動作中にNCO周波数が継続的に調整されたりするアプリケーションに対応できます。

アプリケーション

• ワイヤレス通信インフラストラクチャ
• マイクロ波のポイントtoポイント、Eバンド、および5Gミリ波
• 広帯域通信システム
• DOCSIS 3.1および4.0 CMTS
• フェーズド・アレイ・レーダーおよび電子戦
• 電子テストおよび計測システム