HMC7043
Info : 新規設計に推奨
searchIcon
cartIcon

HMC7043

JESD204B/JESD204C 用機能付き、3.2 GHz、14 出力、高性能ファンアウト・バッファ

すべて表示 showmore-icon

Info : 新規設計に推奨 tooltip
Info : 新規設計に推奨 tooltip
製品の詳細

質問する

modal close icon

以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。

検索

search button redirect icon

その他のサポート

サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ADIサポート・ページはこちら
Engineer Zone Icon

ADIコミュニティに問い合わせる。

EngineerZoneコミュニティはこちら

Tool_OpenIcon

よく聞かれる質問(FAQ)

製品モデル 2
1Ku当たりの価格
価格は未定
特長
  • JEDEC JESD204B/JESD204C に対応
  • 低付加ジッタ: 2457.6 MHz で 15 fs rms 未満(12 kHz ~ 20 MHz)
  • 超低ノイズ・フロア: -155.2 dBc/Hz(983.04 MHz)
  • 最多 14 の LVDS、LVPECL、または CML タイプのデバイス・クロック(DCLK)
    • 3200 MHz の最大 CLKOUTx/CLKOUTx および SCLKOUTx/SCLKOUTx 周波数
    • JESD204B/JESD204C 準拠のシステム・リファレンス(SYSREF)パルス
    • 25 ps のアナログ遅延と 1/2 クロック入力サイクルのデジタル遅延を 14 のクロック出力チャンネルのそれぞれに個別に設定可能
  • 消費電力に対するノイズ・フロアを SPI で調整可能
  • SYSREF 有効割込みで JESD204B/JESD204C の同期を容易に実現
  • 複数の HMC7043 デバイスの確定的同期に対応
  • RFSYNC ピンまたは SPI 制御の SYNC によるトリガで JESD204B/JESD204C の出力を同期
  • GPIO アラーム/状態インジケータでシステムの動作状態を確認
  • 最大 6 GHz のクロック入力に対応
  • 優れた PSRR を実現する内蔵レギュレータ
  • 48 ピン、7 mm × 7 mm LFCSP パッケージ
製品概要
show more Icon

HMC7043 は、マルチキャリア GSM および LTE 基地局設計の要件を満たすように設計されており、広範なクロック管理と分配機能を提供し、ベースバンドと無線カードのクロック・ツリーの設計を簡素化します。

HMC7043 は 14 の設定可能な低ノイズ出力を備え、データ・コンバータ、局部発振器、送信/受信モジュール、フィールド・プログラマブル・ゲート・アレイ(FPGA)、デジタル・フロントエンド ASIC などの、ベース・トランシーバ・ステーション(BTS)システムの種々の構成要素に柔軟にインターフェースできます。HMC7043 は、JESD204B/JESD204C のインターフェース要件に準拠した最多 7 つの DCLK と SYSREF のクロック・ペアを生成することができます。

システム設計者は、DCLK と SYSREF のペアの数を減らして、残りの出力信号経路を個別の位相と周波数に設定することができます。DCLK と SYSREF の両方のクロック出力を、CML、LVDS、LVPECL、LVCMOS などの信号規格や様々なバイアス条件に対応するように設定できるため、様々なボードの挿入損失を調整することができます。

HMC7043 固有の機能の 1 つは、14 チャンネルそれぞれが柔軟な位相管理を個別に行うことです。14 チャンネル全てが、周波数と位相の両方を調整する機能を備えています。出力については、50 Ω または 100 Ω の内部および外部終端をオプションで設定することもできます。

HMC7043 デバイスは、複数の HMC7043 デバイスを確定的に同期させる(つまり、全てのクロック出力を同じエッジで開始させる)RF SYNC 機能を備えています。この動作は、ネストされた HMC7043 または SYSREF 制御ユニット/デバイダを確定的にリフェーズし、次いで、この新しい位相で出力デバイダを再起動することによって行われます。 

HMC7043 は、グラウンドに接続された露出パッドを備えた 48 ピン、7 mm × 7 mm LFCSP パッケージを採用しています。

アプリケーション

  • JESD204B/JESD204C 準拠のクロック生成
  • セルラのインフラストラクチャ(マルチキャリア GSM、LTE、W-CDMA)
  • データ・コンバータのクロック駆動
  • 位相アレイのリファレンス分配
  • マイクロ波ベースバンド・カード

質問する

modal close icon

以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。

検索

search button redirect icon

その他のサポート

サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ADIサポート・ページはこちら
Engineer Zone Icon

ADIコミュニティに問い合わせる。

EngineerZoneコミュニティはこちら

Tool_OpenIcon

よく聞かれる質問(FAQ)

製品モデル 2
1Ku当たりの価格
価格は未定

利用上の注意

close icon

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.G)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

ドキュメント

ドキュメント

ビデオ

アナログ・デバイセズは、最高レベルの品質と信頼性を満たす製品を供給することを常に最重要視しています。これを実現するため、製品、プロセス設計、更には製造プロセスに対しあらゆる観点から品質と信頼性のチェックを行っています。アナログ・デバイセズでは出荷製品に対する「ゼロ・ディフェクト」を常に目指しています。詳細については、アナログ・デバイセズの品質および信頼性プログラム、認証のページを参照してください。
製品モデル ピン/パッケージ図 資料 CADシンボル、フットプリント、および3Dモデル
HMC7043LP7FE
  • HTML
  • HTML
HMC7043LP7FETR
  • HTML
  • HTML
ソフトウェアおよび製品のエコシステム

ソフトウェアおよび製品のエコシステム

評価用キット

評価用キット 2

reference details image

EVAL-HMC7043

HMC7043 Evaluation Kit

zoom

EVAL-HMC7043

HMC7043 Evaluation Kit

HMC7043 Evaluation Kit

機能と利点

  • Simple power connection using USB connection and on-board low dropout (LDO) voltage regulator
  • LDO can be bypassed for power measurements
  • AC-coupled differential SMA connectors
  • SMA connectors for
    1 clock input
    1 RF sync input
    6 clock outputs
  • Microsoft® Windows®–based evaluation software with simple graphical user interface (GUI)
  • Easy access to digital input/output and diagnostic signals via input/output header (GPIO)
  • Status LED for diagnostic signals
  • USB computer interface

製品の詳細

The HMC7043 is a high performance clock buffer for the distribution of ultralow phase noise references for high speed data converters with either parallel or serial (JESD204B/JESD204C type) interfaces. The HMC7043 is designed to meet the requirements of multicarrier GSM and LTE base station designs, and offers a wide range of clock management and distribution features to simplify baseband and radio card clock tree designs.

The EK1HMC7043LP7F evaluation kit is a compact, easy-to-use platform for evaluating all the features of the HMC7043. All inputs and outputs are configured as differential on the EV2HMC7043LP7F evaluation board.

Full specifications on the HMC7043 are available in the product data sheet, which should be consulted in conjunction with this user guide UG-826 when working with the evaluation board.

reference details image

クワッドMxFEプラットフォーム

16Tx/16Rx直接L/S/Cバンド・サンプリング・フェーズド・アレイ/レーダー/EW/SATCOM開発プラットフォーム

zoom

クワッドMxFEプラットフォーム

16Tx/16Rx直接L/S/Cバンド・サンプリング・フェーズド・アレイ/レーダー/EW/SATCOM開発プラットフォーム

16Tx/16Rx直接L/S/Cバンド・サンプリング・フェーズド・アレイ/レーダー/EW/SATCOM開発プラットフォーム

機能と利点

クワッド・ミックスド・シグナル・フロントエンド・デジタル化カード
  • ミックスド・シグナル・フロントエンド使用の多チャンネル広帯域システム開発プラットフォーム
  • Xilinx VCU118評価用ボード(別売り)に接続
  • 16x RF受信(Rx)チャンネル(32xデジタルRxチャンネル)
    • 合計16x 1.5GSPS~4GSPS ADC
    • 48xデジタル・ダウン・コンバータ(DDC)、それぞれ複数の数値制御発振器(NCO)を含む
    • 16xプログラマブルFIRフィルタ(pFIR)
  • 16x RF送信(Tx)チャンネル(32xデジタルTxチャンネル)
    • 合計16x 3GSPS~12GSPS DAC
    • 48xデジタル・アップ・コンバータ(DUC)、それぞれ複数の数値制御発振器(NCO)を含む
  • フレキシブルRx/Tx RFフロント・エンド
    • Rx:フィルタリング、アンプ、ゲイン・コントロール用デジタル・ステップ減衰
    • Tx:フィルタリング、アンプ
  • 単一12V電源アダプタ(付属)からのオンボード電力レギュレーション
  • 柔軟なクロック分配
    • 単一外部500MHzリファレンスからのオンボード・クロック分配
    • ミックスド・シグナル・フロントエンドごとの外部コンバータ・クロックのサポート
16Tx/16Rxキャリブレーション・ボード
  • クワッド・ミックスド・シグナル・フロントエンド・デジタル化カードおよびVCU118 PMODインターフェースに接続(ケーブル付属)
  • 個別の隣接チャンネル・ループバックおよび結合チャンネル・ループバック・オプションを提供
  • SMAオプションを介したTxチャンネル出力の結合
  • SMAオプションを介したRxチャンネル入力の結合
  • PMODでのVCU118へのAD5592R出力によるオンボード・ログ・パワー・ディテクタ
  • 単一12V電源アダプタ(付属)からのオンボード電力レギュレーション
ソフトウェアの機能と利点
簡単な制御ツールとプラットフォーム・インターフェースによりソフトウェア・フレームワーク開発を簡略化:
  • IIOオシロ・スコープGUI
  • MATLABアドオンおよびスクリプト例
  • JESD204b/JESD204cの起動を含むHDLビルドの例
  • Linuxおよびデバイス・ドライバ向けの組み込みソフトウェア・ソリューション
  • MATLABシステム・アプリケーションGUI
ADEFアプリケーションのソフトウェア・リファレンス設計例によりプロトタイピング時間を短縮:
  • 電源投入時の位相確定のためのマルチチップ同期
  • NCOを用いたシステム・レベルでの振幅/位相アライメント
  • 低レイテンシのADC-DACループバックのバイパスJESDインターフェース
  • 広帯域チャンネル間の振幅/位相アライメントのためのpFIR制御
  • 高速周波数ホッピング
  • キャリブレーション・ボードのMATLABドライバ・ファイル
  • FPGAプログラミング用のMATLABスクリプト

製品の詳細

クワッド・ミックスド・シグナル・フロントエンド・システム開発プラットフォームには、4つのMxFEソフトウェア定義直接RFサンプリング・トランシーバー、および関連のRFフロント・エンド、クロック、電源回路が含まれます。対象とするアプリケーションは、フェーズド・アレイ・レーダー、電子戦、SATCOM地上局、特にL/S/Cバンド(0.1GHz~約5GHz)での16送信/16受信チャンネル直接サンプリング・フェーズド・アレイです。Rx/Tx RFフロント・エンドはドロップイン設定のため、アプリケーションに応じて周波数範囲のカスタマイズが可能です。

クワッド・ミックスド・シグナル・フロントエンド・システム開発プラットフォームは、フル機能のシステム・ソリューションを特長としています。マルチチップ同期、システム・レベルのキャリブレーション、ビームフォーミング・アルゴリズム、その他のシグナル・プロセッシング・アルゴリズムのデモ用試験台としての使用が想定されています。このシステムは、Xilinx®のVCU118評価用ボードに接続するよう設計されており、この評価用ボードは付属のリファレンス・ソフトウェア、HDLコード、MATLABシステムレベルインターフェースと共に、Virtex® UltraScale+™ XCVU9P FPGAを備えています。

クワッド・ミックスド・シグナル・フロントエンド・デジタル化カードに加えて、このキットには16Tx/16Rxキャリブレーション・ボードも含まれています。このボードの使用により、システム・レベルのキャリブレーション・アルゴリズムを開発したり、独自の用途に関連する状況でより容易にパワーアップ・フェーズのデモを実行したりできます。キャリブレーション・ボードによって、結合チャンネル・ダイナミック・レンジ、スプリアス、位相ノイズの改善が見られる他、VCU118のPMODインターフェースに接続したときに無償のMATLABアドオンを介して制御することもできます。

このシステムは、以下のようなアプリケーションの開発プログラムを迅速に市場に投入するために使用できます。

  • ADEF(フェーズド・アレイ、レーダー、EW、SATCOM)
  • 通信インフラストラクチャ(マルチバンド5Gおよびミリ波5G)
  • 電子テストおよび計測
ツールおよびシミュレーション

ツールおよびシミュレーション 1

最近閲覧した製品