集積化トランシーバ技術とロバストな設計環境、および市場に特化した技術知見を提供する、RadioVerse™技術/設計エコシステム
AD9375
新規設計に推奨オブザベーション・パス付き統合型デュアル RF トランシーバ
- 製品モデル
- 2
- 1Ku当たりの価格
- 最低価格：$417.30
製品の詳細
- デュアル差動トランスミッタ（Tx）
- デュアル差動レシーバ（Rx）
- 2 入力のオブザベーション・レシーバ
- PA リニアライゼーション用の完全統合型、超低消費電力 DPD アクチュエータおよび アダプテーション・エンジン
- 3 入力のスニファ・レシーバ
- 調整可能範囲: 300 MHz ～ 6000 MHz
- 40 MHz までのリニアライゼーション信号帯域幅
- 250 MHz までの Tx シンセシス帯域幅
- Rx BW: 8 MHz ～ 100 MHz
- FDD および TDD 動作に対応
- Tx、Rx、ORx、およびクロック発生用に独立したフラクショナル N RF シンセサイザを完全装備
- JESD204B デジタル・インターフェース
AD9375 は高度に統合化された広帯域 RF トランシーバで、デュアル・チャンネルのトランスミッタ（Tx）とレシーバ（Rx）、内蔵シンセサイザ、完全統合型デジタル・プリディストーション（DPD）アクチュエータおよびアダプテーション・エンジン、デジタル信号処理回路を搭載しています。この IC は、周波数分割複信（FDD）と時分割複信（TDD）の両方のアプリケーションの 3G/4G 小規模基地局および 大規模 MIMO（Multiple Input, Multiple Output）設備に求められる、高性能で低消費電力のさまざまな各種組み合わせを実現します。AD9375 は 300 MHz ～ 6000 MHz で動作し、認可および無認可のセルラ帯域のほとんどをカバーします。DPD アルゴリズムは、パワー・アンプ（PA）の特性（2 つの隣接 20 MHz キャリアなど）に応じて 40 MHz までの信号帯域幅のリニアライゼーションをサポートします。この IC は最大 100 MHz の Rx 帯域幅をサポートします。また、オブザベーション・レシーバ（ORx）帯域幅と Tx シンセシス帯域幅を最大 250 MHz までサポートしており、デジタル補正アルゴリズムに対応します。
トランシーバは、最高水準のノイズ指数と直線性を備えた広帯域ダイレクト・コンバージョン信号経路で構成されています。完全装置のRx と Tx の各サブシステムは、DC オフセット補正回路、直交誤差補正回路（QEC）、およびプログラマブル・デジタル・フィルタを内蔵しているため、デジタル・ベースバンドにこれらの機能は不要です。補助 A/D コンバータ（ADC）、補助 D/A コンバータ（DAC）、汎用入出力（GPIO）などのいくつかの補助機能を搭載しており、追加のモニタリングや制御機能を提供します。
2 つの入力を備えた ORx チャンネルを内蔵しており、各 Tx 出力をモニタし、キャリブレーションのアプリケーションを実行します。このチャンネルは、異なる帯域の無線使用率をモニタできる3 つのスニファ・レシーバ（SnRx）入力にも接続されています。
高速の JESD204B インターフェースは最大 6144 Mbps のレーン・レートをサポートします。トランスミッタ専用に 4 つのレーンがあり、レシーバ・チャンネルおよびオブザベーション・レシーバ・チャンネル専用に 4 つのレーンがあります。
全機能内蔵のフェーズロック・ループ（PLL）は、Tx、Rx、ORx、クロック回路に対して高性能で低消費電力のフラクショナル N 周波数シンセシスを提供します。高性能基地局のアプリケーションに要求されるアイソレージョンを得るには注意深い設計とレイアウト技術が求められます。電圧制御発振器（VCO）とループ・フィルタの全ての構成要素が内蔵されており、外付け部品数が最小限に抑えられています。
このデバイスにはPAのリニアライゼーションに使用される完全統合型、低消費電力 DPD アクチュエータおよび アダプテーション・エンジンが内蔵されています。DPD 機能によって、PA を高効率に 使用できるようになり、小規模基地局無線の消費電力を大幅に低減でき、それと同時にベースバンド・プロセッサとのインターフェース接続に必要な JESD204B レーンの数を削減できます。
AD9375 を駆動するには 1.3 V 電源が必要で、標準 4 線式シリアル・ポートで制御します。別の電源電圧を使う事により、適切なデジタル・インターフェース・レベルが得られ、トランスミッタと補助コンバータの性能が最適化されます。AD9375 は、12 mm × 12 mm、196 ボールのチップ・スケール・ボール・グリッド・アレイ（CSP_BGA）パッケージを採用しています。
アプリケーション
- 3G/4G 小規模基地局（BTS）
- 3G/4G 大規模 MIMO／アクティブ・アンテナ・システム
ドキュメント
データシート 1
ユーザ・ガイド 1
技術記事 1
製品ハイライト 1
ビデオ 10
デバイス・ドライバ 2
FPGA相互運用性レポート 2
サードパーティ・ソリューション 2
ソリューション・カタログ 1
製品ハイライト 1
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| AD9375BBCZ | 196-Ball CSPBGA (12mm x 12mm x 1.27mm) | ||
| AD9375BBCZ-REEL | 196-Ball CSPBGA (12mm x 12mm x 1.27mm) |
これは最新改訂バージョンのデータシートです。
ソフトウェア・リソース
デバイス・ドライバ 2
評価用ソフトウェア 2
JESD204 Interface Framework
Integrated JESD204 software framework for rapid system-level development and optimization
ADRV9001 Transceiver Evaluation Software (TES) and Software Development Kit (SDK)
The ADRV9001 TES & SDK package supports end-users through the evaluation, prototyping and production phases of an ADRV9001-series transceiver development. This software package offers the lowest level of product control for demanding radio applications and is regularly updated to deliver the latest set of product capabilities. The ADRV9001 TES & SDK operates seamlessly with the EVAL-ADRV9002 evaluation system and are essential tools in developing the application-level software to configure and control the ADRV9001-series transceivers. TES additionally offers a demonstration mode that allows customers to virtually experience what the ADRV9001 series transceivers can offer.
必要なソフトウェア／ドライバが見つかりませんか？
