お探しの製品ではありませんか
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
その他のサポート
よく聞かれる質問(FAQ)
特長
- JESD204B (サブクラス 1)にコード化されたシリアル・デジタル出力
- 各レーンで最大16 Gbps のレーン・レートに対応
- チャンネルあたりの全電力:1.65 W @3 GSPS(デフォルト設定)
- 振幅−2 dBFS、2.6 GHzの入力の場合の性能
- SFDR = 70 dBFS
- SNR = 57.2 dBFS
- 振幅-9 dBFS、2.6 GHzの入力の場合の性能
- SFDR = 78 dBFS
- SNR = 59.5 dBFS
- 入力バッファを内蔵
- ノイズ密度=-152 dBFS/Hz
- DC動作電源電圧:0.975 V、1.9 V、2.5 V
- アナログ入力フルパワー帯域幅(−3 dB):9 GHz
- 効果的なAGCの実施ための振幅検出ビット
- 2個の広帯域デジタル・プロセッサを内蔵
- 48ビットNCO
- 4個の直列接続ハーフバンド・フィルタ
- 位相コーヒーレントなNCOスイッチング
- 最大4チャンネル可能
- シリアル・ポートの制御
- オプション2分周と4分周の整数クロック
- 柔軟なJESD204Bレーン構成
- オンチップ・ディザ
AD9208は、デュアル、14ビット、3GSPSのA/Dコンバータ(ADC)です。このデバイスはバッファとサンプル&ホールド回路を内蔵し、低消費電力、小型、使い易さを考慮して設計されています。この製品は通信アプリケーションに対応するように設計されており、最大5 GHzの広帯域アナログ信号を直接サンプリングできます。ADC入力の−3 dB帯域幅は9 GHzです。AD9208は小型パッケージで、広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を達成するように最適化されています。
デュアルのADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザ選択可能な、多様な入力範囲をサポートします。電圧リファレンスを内蔵しているので回路設計が容易です。アナログ入力とクロック信号は差動入力です。ADCのデータ出力は内部でクロスバー・マルチプレクサを通して4つのデジタル・ダウン・コンバータ(DDC)に接続されています。各DDCは直列接続された最大5段の信号処理段で構成されています:48ビット周波数変換器(数値制御発振器(NCO))と最大4個のハーフバンド・デシメーション・フィルタ。NCOにはプリセットする帯域を汎用入/出力(GPIO) を介して選択できるオプションがあり、最大3種類の帯域を選択できます。DDCモード間のAD9208の動作はSPI プログラマブル・プロファイルを介して選択可能です。
AD9208はDDC回路の他に、通信用レシーバ内に自動ゲイン制御 (AGC) 機能を簡素化する複数の機能を備えています。さらに、スレッショールドが可変の検出器を使うと、ADCのレジスタ 0x0245の中の高速検出制御ビットを使って着信信号電力をモニターすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータのレイテンシは小さいため、ユーザは迅速にシステム・ゲインを下げて、ADC入力がオーバーレンジ状態になるのを防ぐことができます。高速検出出力に加え、AD9208は信号をモニターする機能も備えています。信号モニター・ブロックは、ADCでデジタル化された信号に関する追加の情報を提供します。
DDCの構成と受信ロジック・デバイスの許容レーン・レートに応じて、サブクラス1 JESD204Bに基づく高速シリアル出力を1レーン、2レーン、4レーン、8レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。
AD9208には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は3線式 シリアル・ポート・インターフェース(SPI) を使って設定可能です。
AD9208は196ボールの鉛フリーBGAパッケージを採用し、-40°C~+85°Cの周囲温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。
このデータシートを通して、FD_A/GPIO_A0 のような複数機能をもつピンはピン名をフルで呼称する場合とピンの1機能(たとえば FD_Aで、その機能のみ関連する時)で呼称する場合がある事に注意してください。
製品のハイライト
- 入力の広い−3 dB帯域幅(9 GHz)により、最大5GHzまでの信号のダイレクト無線信号サンプリングに対応。
- 内蔵の4個の広帯域デシメーション・フィルタとNCO回路により、マルチバンド・レシーバをサポート。
- GPIOピンを使ってイネーブルにする高速NCOスイッチング。
- 個別のシステム要求を満たすために製品の各種特性と機能をSPIを使って制御します。
- プログラマブル高速オーバーレンジ検出と信号モニター。
- システムの温度管理用ダイオード温度センサーを内蔵。
- 12mm × 12mm、196 ピン BGA
アプリケーション
- ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ
- 3G/4G、 TD-SCDMA、 W-CDMA、 GSM、 LTE、 LTE-A
- 電子試験/計測システム
- フェーズドアレイレーダーと電子戦闘
- DOCSIS 3.0 CMTS アップストリーム・レシーバ・パス
- HFCデジタル・リバース・パス・レシーバ
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
その他のサポート
よく聞かれる質問(FAQ)
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
- {{newProjectText}} {{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
AD9208
資料
Filters
1つが該当
データシート
2
製品ハイライト
2
483.39 K
情報
1
URL
技術記事
22
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
HTML
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.G)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
ドキュメント
データシート 2
技術記事 10
製品ハイライト 1
情報 1
サードパーティ・ソリューション 7
デバイス・ドライバ 2
FPGA相互運用性レポート 3
製品ハイライト 1
Analog Dialogue 2
珍問/難問集 1
Thought Leadership Page 1
ビデオ
7
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
AD9208BBPZ-3000 | 196-Ball BGA (12mm x 12mm x 1.42mm w/ EP) |
|
|
AD9208BBPZRL-3000 | 196-Ball BGA (12mm x 12mm x 1.42mm w/ EP) |
|
- AD9208BBPZ-3000
- ピン/パッケージ図
- 196-Ball BGA (12mm x 12mm x 1.42mm w/ EP)
- 資料
- HTML Material Declaration
- HTML Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
- Ultra Librarian
- SamacSys
- AD9208BBPZRL-3000
- ピン/パッケージ図
- 196-Ball BGA (12mm x 12mm x 1.42mm w/ EP)
- 資料
- HTML Material Declaration
- HTML Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
- Ultra Librarian
- SamacSys
ソフトウェアおよび製品のエコシステム
デバイス・ドライバ
評価用ソフトをお探しですか? ここで見つけることができます。
製品モデル | 製品ライフサイクル | 詳細 | ||
---|---|---|---|---|
クロック生成デバイス2 |
||||
新規設計に推奨 |
JESD204B / JESD204 用機能付き、3.2 GHz、14 出力、高性能ジッター減衰器 |
|||
最終販売 |
11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz PLL |
|||
クロック分配器 (クロック・ディストリビューション)3 |
||||
最終販売 |
超低ジッタ、7.5 GHz、11 出力ファンアウト・バッファ・ファミリー |
|||
最終販売 |
11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz クロック分配器 |
|||
新規設計に推奨 |
JESD204B/JESD204C 用機能付き、3.2 GHz、14 出力、高性能ファンアウト・バッファ |
|||
デジタル制御VGA1 |
||||
新規設計に推奨 |
DGA(デジタル制御ゲイン・アンプ)、デュアル、35 dBのゲイン範囲、ステップ・サイズ 1 dB |
|||
完全差動アンプ1 |
||||
新規設計に推奨 |
6.5 GHz、超高感度ダイナミック・レンジ、差動アンプ |
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
必要なソフトウェア/ドライバが見つかりませんか?
ドライバ/ソフトウェアをリクエスト評価用キット 2
ADS8-V1EBZ
ADS8-V1評価用ボード
製品の詳細
指定のアナログ・デバイセズ高速ADC評価用ボードに接続すると、ADS8-V1はデータ・アクイジション・ボードとして機能します。最高速のJESD204B A/Dコンバータをサポートするように設計されたADS8-V1のFPGAは、データ・トランスミッタのADCに対してデータ・レシーバーとして動作します。
EVAL-AD9208
AD9208評価用ボード
製品の詳細
AD9208-3000EBZは、14ビットの3GSPSデュアルA/Dコンバータ(ADC)であるAD9208-3000に対応しています。低消費電力、小型化、使いやすさを目指して設計されたオンチップ・バッファとサンプル&ホールド回路を備えたデバイスです。最大で5GHzのアナログ信号のダイレクトRFサンプリングに対応するように設計されています。このADC入力の3dBの帯域幅は9GHzを超えます。AD9208は、広い入力帯域幅、高サンプリング・レート、優れた直線性、低消費電力を小型パッケージで実現できるように最適化されています。
このリファレンス設計により、ADCを様々なモードおよび構成で動作させるために必要なサポート回路がすべて提供されます。ADS7-V2EBZデータ・キャプチャ・カードを直接操作できるように設計されているので、ユーザはキャプチャされたデータを分析用にダウンロードできます。デバイス制御とその後のデータ分析は、ACEソフトウェア・パッケージを使って行えます。
AD9208-DUAL-EBZは、JESD204Bサブクラス1プロトコルを使用したマルチチップ同期を確認できるように設計されたデモ・ボードです。AD9208-3000は、14ビットの3GSPSデュアルA/Dコンバータ(ADC)です。最大で5GHzのアナログ信号のダイレクトRFサンプリングに対応するように設計されています。このADC入力の3dBの帯域幅は9GHzを超えます。AD9208は、広い入力帯域幅、高サンプリング・レート、優れた直線性、低消費電力を小型パッケージで実現できるように最適化されています。HMC7044は、高性能のデュアルループ、インテジャーNジッタ・アッテネータです。パラレル・インターフェースまたはシリアル(JESD204Bタイプ)インターフェースのいずれかを使用する高速データ・コンバータに対して、リファレンスの選択と超低位相ノイズ周波数の生成を行うことができます。LTM8074は、40VIN、1.2A連続電流、1.75Aピーク電流の降圧µModule®(電源モジュール)レギュレータです。Silent Switcher®(サイレント・スイッチャ)アーキテクチャにより、2.2MHzまでの周波数で高い効率を実現しながら、EMIを最小限に抑えています。
このリファレンス設計により、ADCを様々なモードおよび構成で動作させるために必要なサポート回路がすべて提供されます。JESD204Bサブクラス1プロトコルを使用したマルチチップ同期を容易に実証できるように設計されています。このボードは、FMC+(Vita57.4)コネクタを使用してFPGA開発ボードを直接操作できるように設計されています。