広帯域GSPS A/Dコンバータ（ADC）は、高速アクイジション・システムに多くの性能的利点を提供します。これらのADCは広い周波数スペクトルに対応しています。しかし、広帯域フロント・エンドが必要とされるアプリケーションがある一方、フィルタ処理を行って、より狭いスペクトル帯に合わせられることが求められるアプリケーションもあります。
狭帯域が求められる場合に、ADCがサンプリングと処理を行い、電力を消費して広帯域スペクトルを送信するのは非効率的です。後続処理で、多くのFPGAトランシーバーを使って広帯域データのフィルタ処理とデシメーションを行う必要はないのです。高性能GSPS ADCはデジタル・ダウンコンバージョン（DDC）機能を内蔵しています。これは、JESD204B ADC出力レーンの数を減らすことによって、システムのデータ・レートと複雑さを最小限に抑えます。
デシメーションは、ADCサンプルの周期的部分だけに着目して、その他の部分を無視する方法です。結果として、ADCのサンプル・レートは低下します。例えば1/4デシメーション・モードは合計サンプル数を1/4に間引くことを意味し、その他すべてのサンプルを効果的に破棄します。
ADCは、数値制御発振器（NCO）と、デシメーション機能と組み合わせて使用するフィルタおよびミキサー・コンポーネントも内蔵している必要があります。デジタル・フィルタリングは、デシメーション・レシオによって設定される狭い帯域幅から、帯域外ノイズを効果的に除去します。ローカル発振器として動作するNCOへのデジタル・チューニング・ワードはそのサンプル・レートの分周器に分解能のビット数によって決まる配置精度を与えます。チューニング・ワードが必要とされる場合、このワードは常に、フィルタをスペクトル内に配置するための範囲と分解能を備えています。
フィルタのパス・バンドは、デシメーション後のコンバータの有効周波数スペクトル幅と一致している必要があります。DDCを使用することの明白な利点は、基本信号の高調波を対象帯域外に配置できることです。
DDCによるデジタル・フィルタリングは、より狭い帯域の外にあるノイズを除去します。理想ADCのSNR計算では、除去されたノイズの処理利得を考慮する必要があります。理想的なデジタル・フィルタを使用した場合、除去ノイズによる処理利得は、帯域幅が2のべき乗で減少するごとに3dB増加します。
理想SNR（処理利得なし）= 6.02 × N + 1.76dB + 10log10(fs/(2 × BW))
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=ja&h=24&w=24&hash=8FE198C1188D0BCB070397DC2E4811D6){kind=icon}
