概要
一般に、差動型の高速ドライバ・アンプの歪みの測定には、信号発生器やスペクトラム・アナライザなどが使用されます。多くの場合、それらの計測器はシングルエンド品であるはずです。そのため、ドライバ・アンプの2次高調波歪み（HD2）や2次相互変調歪み（IMD2）といった偶数次の歪みを測定する場合には、シングルエンドの計測器とドライバ・アンプの差動入出力の間にインターフェース回路が必要になります。つまり、バランや減衰器などのコンポーネントをテスト用の環境に追加する必要があるということです。本稿では、まず、信号の不整合を数学的に表し、位相の不均衡が偶数次の成分の増加（つまり悪化）につながることを証明します。それにより、位相の不均衡がいかに重要な問題であるかを明らかにします。その上で、バランや減衰器の製造元や使い方の違いにより、テストの対象となるアンプのHD2やIMD2などの性能に影響が生じ得ることを実測結果を基に示します。
数式による証明
差動入力を備える高速デバイスとしては、A/Dコンバータ（ADC）、アンプ、ミキサー、バランなどが挙げられます。それらのテストを行うには、振幅や位相の不均衡といった重要な事柄について理解する必要があります。本稿では、そうした各種デバイスの話も随所に交えますが、基本的には高速ドライバ・アンプを中心に据えて解説を進めることにします。
500MHz以上の周波数を扱うアナログ・シグナル・チェーンを実装しなければならないケースがあります。その場合には、不均衡という概念について十分に注意を払う必要があります。能動デバイスであるか受動デバイスであるかにかかわらず、すべてのデバイスには周波数に関するある種の不均衡が内在するからです。不均衡に関して分岐点になる特別な周波数が500MHzだというわけではありません。ただ、現実として、その周辺の周波数でほとんどのデバイスに位相の不均衡が生じ始めることが明らかになっています。それでも、不均衡が生じ始める周波数は、デバイスによって、それよりもはるかに低かったり高かったりする可能性があります。
ここから、図1に示したシンプルな数学的モデルを使って詳しく説明していくことにしましょう。
ADC、アンプ、バランなど、差動信号をシングルエンドの信号（現実にはその逆もあり得ます）に変換するデバイスに対する入力をx(t)とします。また、x1(t)とx2(t)が差動信号のペアを成すとします。これらは正弦関数であり、差動入力信号は次の式で表されます。
例えば、ADCの入力においてこれが成り立っていない場合、偶数次の歪みのテストを実施すると、その結果はコンポーネントの不均衡が直接的な原因となって、動作周波数の範囲内で大きく変動する可能性があります。
ADC（に限らず、任意の能動デバイス） は、次のように、対称性を持つ3次伝達関数としてシンプルにモデル化することができます。
つまり、次のような式が得られます。
不均衡が存在しない理想的なケースでは、上記のシンプルなシステムの伝達関数は次のようにしてモデル化できます。
まず、x1(t)とx2(t)の間で完全な均衡がとれている場合、両者の振幅は等しく（k1 = k2 = k）、位相は180°ずれています（φ = 0°）。
三角関数の公式を適用して周波数などの項をまとめると、次の式が得られます。
これは差動回路を扱う場合には馴染み深いものだと言えるでしょう。理想的な信号に対し、偶数次の高調波は除去され、奇数次の高調波が残存します。
ここで、2つの入力信号の振幅には不均衡があるものの、位相には不均衡はなかったとします。つまり、k1 ≠ k2、φ = 0 であるとします。すると、以下のような式が得られます。
この式（7）を式（3）に代入し、三角関数の公式を適用すると、次のようになります。
式（8）から、2次高調波は、振幅の項であるk1とk2の2乗の差に比例することがわかります。簡単に表すと以下のようになります。
次に、2つの入力信号の位相に不均衡があるものの、振幅には不均衡はなかったとします。つまり、k1 = k2、φ ≠ 0です。その場合、以下の式が得られます。
式（10）を式（3）に代入して整理すると、次のようになります。
式（11）から、2次高調波の振幅は、振幅の項であるkの2乗に比例することがわかります。
式（9）と式（12）を比較して、三角関数の知識を適用すると、次のようなことがわかります。すなわち、2次高調波は、振幅の不均衡よりも位相の不均衡から大きな影響を受けるということです。その理由は次のようになります。まず、位相の不均衡が生じると、2次高調波は式（12）からk1の2乗に比例することになります。一方、振幅の不均衡が生じた場合、式（9）のとおり、2次高調波はk1とk2の2乗の差に比例します。k1とk2はほぼ等しいので、この差は一般的に考えても小さくなります。ここでは、k1の2乗と比較するわけですから、より小さい値だと見なすことができるということです。
高速アンプのテスト
ここまでで、数学の問題を乗り越えたことになります。続いては、図2についての話を進めます。この図は、差動アンプのHD2をテストするために実験室で一般的に用いられる構成を表しています。
一見したところ、単純明快なものに見えます。しかし、このテストの細部には“悪魔”が潜んでいます。図3は、このブロック図のとおりに差動アンプ、バラン、減衰器などを接続して得たHD2のテスト結果です。テスト用の構成にはバランが2個含まれています。それらのうち片方または両方の接続を反転させると、4通りの構成方法が得られます。図3は、そのようにしてテストを実施することで得られた結果です。この一連のテストは、単にバランの向きを変えるだけで位相の不整合が生じ、HD2の周波数掃引範囲で異なる結果が得られるということを示しています。
図3に見られるばらつきは、バランの性能、特に位相と振幅の不均衡について、もう少し詳しく調査しなければならないということを表しています。図4と図5は、様々なメーカーのバランの特性を示したものです。それぞれが位相と振幅についてどのような不均衡を抱えているかがわかります。これらの結果は、ネットワーク・アナライザで測定を行うことによって取得しました。
図4と図5の赤色の曲線は、図3の評価に使用したバランの特性です。ベンダー1Aが提供するこのバランは、最高の帯域幅と、通過帯域の良好な平坦性を備えています。しかし、10GHzの周波数帯域において、他のバランよりも位相の不均衡が大きいことがわかりました。
図6と図7は、HD2の再テストを実施した結果です。それぞれ、図4と図5で位相の不均衡が最も小さかったベンダー1Bとベンダー2Bのバランを使用しました。図7を見ると、HD2のばらつきが軽減されていることがわかります。
図8は、位相の不均衡が、偶数次の歪み性能に直接的に影響を及ぼすことを更に明確に示すためのものです。これは、図7と同じ条件で3次高調波歪み（HD3）を測定した結果です。予想どおり、4本の曲線がほぼ同じようにプロットされています。つまり、先ほど数式で証明したように、シグナル・チェーンに不均衡が生じても、HD3はHD2ほど大きく変動しないということです。
ここまで、入出力に接続されている減衰器は固定されており、バランの向きを変える際にも変更はしないという仮定で話を進めてきました。図9は、ベンダー2Bのバランを使用した図7のグラフをベースとしたものですが、入出力間で減衰器の入れ替えも行ってテストを実施した結果を加えてあります。図7のグラフに対し、4本の曲線が破線によって追加されています。グラフを見るとばらつきがより大きくなっています。これは、本稿の序盤で述べた内容を裏付けるものです。つまり、高い周波数領域では、差動信号ペアのいずれかの側に存在する小さな不整合によって大きな違いがもたらされるということです。このような背景もあるので、テストを実施する際には、そのときの条件を詳細に書き残すことを心がけてください。
あらゆる均衡を保つためにできること
GHzレベルの周波数に対応する完全差動型のシグナル・チェーンを設計する上では、プリント回路基板上の減衰器やバラン、ケーブル、パターンなど、すべての要素に気を配る必要があります。本稿では、そのことを数学的に示すと共に、高速差動アンプを使用した実験によって実証を試みました。部品やベンダーを疑う前に、細心の注意を払ってプリント基板のレイアウトやテストを実施するようにしてください。
ところで、位相についてはどれくらいの不均衡であれば許容できるものなのでしょうか。例えば、選択したバランのデータシートに、「X GHzにおける位相の不均衡がY°と記載されている」とします。その場合、自身が設計する回路やシステムの性能の低下に換算すると、どういうことになるのでしょう。直線性の低下量をdB単位で明確に示すことは可能なのでしょうか。
これは難しい質問です。理想的な世界では、シグナル・チェーン内のすべての要素が完全に整合していれば、偶数次の歪みの問題は生じません。これはあくまでも理想の話ですが、そうでなくても、Y°の位相の不均衡につき、直線性（HD2） がZ dB低下するといった経験則や数式が存在すれば都合が良いはずです。ただ、それは不可能な話です。なぜなら、能動的か受動的かにかかわらず、すべての差動コンポーネントは位相の不整合を招くある種の要因を内在しているからです。ICが内蔵する回路の均衡を完璧に保ったり、完全に整合性のとれた長さにケーブルを切断したりするための手段など存在しません。より高い周波数がシステムで利用されるにつれて、不整合がどれだけわずかなものであっても、その影響は深刻化していきます。
アナログ・デバイセズとしては、完全差動型の入出力を備えるICにおいて、レイアウトに起因する不整合を極力小さく抑えるよう最大限に努力します。この宣言をもって、本稿の締めくくりにしたいと思います。実験室で当社製品の試験を実施する際には、読者も同じような心構えで臨んでくれることを願います。
