要約

超低ノイズ、高効率、小型、大電流を特長とする新しい超低ノイズ・スイッチング・レギュレータは、5G／ワイヤレス、防衛、計測器など、ノイズに敏感なRFアプリケーションに最適です。Silent Switcher^®（サイレント・スイッチャ）3と呼ばれるこの先進的な超低出力ノイズのスイッチング・レギュレータ・ファミリは、低周波数範囲（0.1Hz～100kHz）においてほとんどの低ドロップアウト（LDO）レギュレータよりもかなり低ノイズです。本稿では、ノイズに敏感なRFシステムにおいて超低ノイズ・スイッチング・レギュレータを用いる場合の課題およびシステム上の利点について、従来の降圧レギュレータ + LDOレギュレータのソリューションと比較しながら解説します。解説は、高性能フェーズロック・ループ（PLL）クロックおよび先進的な高速ADCシステムという、2つの代表的なRFアプリケーションに対する事例研究をベースにして行います。制御ループとフィルタが適切に設計された、超低ノイズ・スイッチャをベースとする新しい単一段ソリューションが、優れたシステム性能をサポートしたまま、ユーザのPCB面積とコストを削減し、より小型のソリューション・サイズ、簡素化された構造、および高効率を実現します。

はじめに

RFシステムは、航空宇宙／防衛、5Gワイヤレス・アプリケーション、医療用機器、計測器など、様々なアプリケーションにおいて用いられる電源ソリューションのノイズ性能に、ますます厳しい条件を課すようになっています。電源ソリューションからの低出力ノイズを確実に実現することは、優れたシステム性能を維持するための重要な側面の1つです。そのため、ノイズに敏感なRFアプリケーションの市場シェアは、急速に拡大しています。従来、これらのノイズに敏感なアプリケーションでは、降圧 + LDOレギュレータのパワー・ツリー・ソリューションが多数を占めていました。しかし、次世代製品において負荷が次第に多くの電流を消費するようになると、降圧 + LDOレギュレータ・ソリューションは、LDOレギュレータの電流能力が制限されていることによる、大きなソリューション・サイズ、高いソリューション・コスト、高損失といった悪影響が生じ、システムのボトルネックとなっています。

近年、優れた電磁干渉（EMI）性能と低周波数（LF、0.1Hz～100kHz）での超低ノイズという特長を備えた、超低ノイズ・スイッチング・レギュレータが開発されました^{1, 2, 3}。最新の超低ノイズ・スイッチング・レギュレータのLFノイズは、市場における最も優れた超低ノイズLDOレギュレータに匹敵します。この先進的な超低ノイズ・スイッチング・レギュレータは、ノイズに敏感なアプリケーションにおけるこれまでの流れを変えるデバイスで、超低ノイズ、大電流能力、高効率、小型という特長を同時に実現します。 

革新的な超低ノイズ・スイッチング・レギュレータ・ファミリであるSilent Switcher 3は、4つの側面全てにおいて業界をリードする性能を備えています¹。アナログ・デバイセズのSilentSwitcher 1およびSilent Switcher 2のファミリは、高効率、低EMIノイズ、小ソリューション・サイズのスイッチング・レギュレータの草分けであり、最大65Vの入力電圧と最大30Aの出力電流に対応しています。好結果を生みだしたSwitcher 1テクノロジーおよびSwitcher 2テクノロジーを基盤として、Silent Switcher3テクノロジーでは、LDOレギュレータよりもはるかに多くの電流を効率的に供給できるよう設計されており、4mm × 4mmの小型パッケージに収められた1つのICで最大16Aの電流を供給します。Silent Switcher 2ファミリと比較して、SilentSwitcher 3ファミリでは、超低LF出力ノイズを実現するために、革新的な回路および構造設計を採用しています¹。表1に示すように、Silent Switcher 3レギュレータの低周波数範囲での出力ノイズは、超低ノイズ設計を用いていないLDOレギュレータに比べ低くなっています。そのため、単一の超低ノイズ・スイッチング・レギュレータに基づく単一段電源ソリューションは、ノイズに敏感なRFアプリケーションにおいて、従来の降圧 + LDOレギュレータ・ソリューションの置き換えとして高い競争力を持っています。本稿では、いくつかの事例研究を通じて、ノイズに敏感なアプリケーションにおいて超低ノイズ・スイッチング・レギュレータであるSilent Switcher 3を活用することによる、優れたシステム性能およびシステム上の利点を紹介します。また、Silent Switcher 3レギュレータのデバイスレベルでの卓越した性能を最大限に活用してシステムレベルの必要な性能を実現する方法についても詳述します。

超低ノイズ・スイッチング・レギュレータを用いたPLLへの給電

PLL、高速ADC/DAC、ミックスド・シグナル・フロント・エンドMxFE^®など、RFシステムの数多くのコンポーネントやシステムはノイズに敏感です。特に、高性能PLLは、ADC、DAC、FPGAなどのデジタルおよびミックスドシグナルICが必要とする高品質クロック信号を供給するため、RFシステムにおいては不可欠なコンポーネントの1つです。このセクションでは、SilentSwitcher 3テクノロジーを基盤とする単一段ソリューションを利用し、高性能PLLに給電して優れたPLL性能を実現する方法について解説します。この解説では、広く用いられている定格周波数が5GHzの高性能PLL周波数シンセサイザである、ADF4372を取り上げます⁴。図1に電源構造の詳細と、実験に用いたデモ・ボードを示します。

RFアプリケーションの場合、高性能PLLの性能は、主要な仕様の1つである位相ノイズで評価されます。位相ノイズは、メインのRF信号の電力を基準として正規化された、1Hzの帯域幅のノイズの電力として計算されます。その詳細な定義を式1に示します。

したがって、位相ノイズは常に負の数であり、できるだけ低い値でなくてはなりません。位相ノイズの単位はdBc/Hzで、cはキャリアの電力を基準に正規化されていることを示しています。図1に示すように、ADF4372は3.3Vと5Vの2つの電源レールが必要で、5VはPLL内の電圧制御発振器（VCO）に給電するため、最もノイズに敏感です⁴。この事例研究では、3.3Vは常に超低ノイズLDOレギュレータ（LT3045）によって供給されているのに対し、5VはSilent Switcher 3レギュレータによって給電され、Silent Switcher 3レギュレータがRF出力信号の位相ノイズに及ぼす影響を調べます。 

Silent Switcher 3レギュレータ（LT8625S）に基づく単一段ソリューションから供給される5Vレールを用いた、PLL位相ノイズ性能のベースライン評価を図2に示します²。ベースライン評価は、LT8625Sデモ・ボードを用い、5Vを供給するために最小限の変更を加えて実施されています。この場合、図2に示すように、ADF4372は、依然として優れた位相ノイズを実現できます。10Hz～100kHzでは、測定された位相ノイズは、超低ノイズLDOレギュレータで5Vを供給した場合とほぼ同じです。しかし、約250kHzの周波数にスパイクがあり、それによって、100kHz～500kHzでは位相ノイズがわずかに大きくなっています。約250kHzでの位相ノイズのスパイクは、Silent Switcher 3レギュレータの出力ノイズが原因で、この出力ノイズには、そのような周波数範囲にプラトーもあります。Silent Switcher 3レギュレータの出力ノイズは、出力のRF信号の位相ノイズに伝搬します。VCOの出力はその電源ノイズに非常に敏感であるためです。

Silent Switcher 3レギュレータの出力ノイズ・スパイクは、制御ループのゲインが低い（約0dB）ことから生じます。このゲインでは、この周波数範囲の出力ノイズを抑えるには低すぎます。このメカニズムは、Silent Switcher 3ファミリのデータシート に詳しく説明されています²。したがって、補償回路を調整してSilentSwitcher 3レギュレータの制御帯域幅を広げることで、ノイズ・スパイクを減らすことができます。そのため、Silent Switcher 3レギュレータの制御ループをより広い制御帯域幅となるよう最適化することで、図3に示すように、位相ノイズを更に低減できます。図2に示したベースライン位相ノイズの評価結果は、補償が低速で制御帯域幅の狭いSilent Switcher 3レギュレータを用いて得られたものです。制御ループを最適化し帯域幅を拡大することで、約250kHzで見られた位相ノイズ・スパイクは、10dBc/Hz以上も低減されています。それでも、Silent Switcher 3レギュレータに基づく単一段ソリューションでは、超低ノイズLDOを用いた2段ソリューションに比べ、100kHz～500kHzの位相ノイズがわずかに大きくなっています。

Silent Switcher 3レギュレータから給電される場合の位相ノイズ性能を更に向上するために、2次的な（第2の）LCフィルタを設計しSilent Switcher 3レギュレータの出力に追加することができます。詳細な回路図を図4に示します。ここでは、第2のLCフィルタを用いて5Vレールに給電する、Silent Switcher 3レギュレータに基づいた単一段ソリューションを示しています。第2のLCフィルタを用いることで、出力電圧は、ローカルの出力からも、第2のLCフィルタ後のリモート出力側からも検出できます。このケースでは、制御ループの設計を簡素化するために、出力電圧のセンシング用にローカル出力が選択されています。高性能PLLの消費電流は少ないため（通常1A未満）、第2のLCフィルタの電圧降下は小さく、ローカル出力電圧の検出のみに対し妥当なものとなっています。したがって、ローカル出力の容量は、Silent Switcher 3レギュレータの安定動作を確保できるよう選択されます。次に、一般的な設計ガイドラインによれば、リモート出力の容量はローカル出力の容量より大きくして、システムの安定性が負荷容量の影響を受けにくくなるようにする必要があります⁵。

ローカル出力容量とリモート出力容量が定まったら、第2のLCフィルタのカットオフ周波数または共振周波数を基にして第2のインダクタL2を選択できます。図3に基づき、設計目標は250kHzで10dBc/Hz以上の減衰を実現することです。そのためには、第2のLCフィルタが250kHzで少なくとも20dBの減衰を生じる必要があります。マージンを広くするため250kHzで30dBの減衰を用います。そのため、第2のLCフィルタ（–40dB/decの減衰）のカットオフ周波数は、44.6kHzであることが必要です。したがって、第2のLCフィルタのインダクタンスを計算すると260nHとなります。インダクタンスの公差（通常±20%）を考慮して最終的なインダクタンスとして330nHを選択します。最後に（といっても重要です）、第2のLCフィルタの設計において十分なダンピングが実現される必要があります。この場合、大まかな設計指針として、品質係数Qが1未満であることが必要です⁵。そのため、リモート出力キャパシタに直列に120mΩのダンピング抵抗を追加し、それにより品質係数Qは0.7となります。 

図4で設計された第2のLCフィルタを用いたSilent Switcher 3ソリューションは、超低ノイズLDOレギュレータを用いる2段ソリューションとほぼ同じ位相ノイズ性能を示します。図5に示すように、設計された第2のLCフィルタは、Silent Switcher 3レギュレータによる位相ノイズ性能を更に向上し、10Hz～10MHzにおいて超低ノイズLDOレギュレータとほぼ同じ結果をもたらしています。Silent Switcher 3レギュレータによる位相ノイズの結果には、スイッチング周波数が原因で2MHzに小さなスプリアスが残っていますが、この小さなスプリアスは、キャリア周波数から離れた予測可能な周波数であり、これを防ぐのは難しくはありません。

更に、設計された第2のLCフィルタを用いても用いなくても、Silent Switcher 3ソリューションは、Silent Switcher 2レギュレータ（LTM8024）や他メーカーの一般的なスイッチング・レギュレータよりもはるかに低い位相ノイズが可能です。図6aに示すように、超低ノイズ降圧スイッチング・レギュレータとして、Silent Switcher 3レギュレータは、Silent Switcher 2レギュレータや一般的なスイッチング・レギュレータに比べ、1kHz～500kHzにおいて大幅な低位相ノイズ化が可能です。1kHz未満の場合は、異なる電源で給電されたことによる位相ノイズの測定結果の違いはありません。その理由は、そのような低周波数での高性能PLLの位相ノイズは、電源ではなくPLLのリファレンス・クロックが支配的となるためです。更に、Silent Switcher 3レギュレータは、図6bに示すように、超低ノイズのための特別な設計を用いていないLDOレギュレータに比べ、低い位相ノイズを実現できます。5kHz～100kHzでの位相ノイズの差は10dBc/Hzを超え、出力ノイズにおいて、Silent Switcher 3レギュレータは、超低ノイズ設計を用いていないLDOレギュレータを凌駕しています（表1参照）。要約すると、制御ループとフィルタを適切に設計することで、Silent Switcher 3レギュレータに基づく単一段ソリューションは、超低ノイズLDOレギュレータに基づく2段ソリューションとほぼ同じPLL性能を実現できます。SilentSwitcher 3に基づく単一段ソリューションは、超低ノイズ設計を用いていないLDOレギュレータによる2段ソリューションよりも優れたPLL位相ノイズが可能です。

超低ノイズ・スイッチング・レギュレータを用いたADCシステムへの給電

このセクションでは、Silent Switcher 3レギュレータに基づく単一段電源ソリューションを利用することによるADCシステムの利点に焦点を合わせます。ADCシステムは、5G／ワイヤレスや防衛など、数多くのRFアプリケーションで広く用いられています。ADCシステムは通常、PLLクロック、ADC、デジタル・プロセッサで構成されています。この事例研究では、先進的な高速ADCである、帯域幅が9GHzのAD9208を選択します⁶。ADF4372デモ・ボードを引き続き使用して、システムにクロック信号を供給します。アナログ信号（1.23GHz、振幅は–10dBFS）は、ADCの入力信号として生成されます。デジタル側では、高速FPGAボード（ADS7-V2EBZボード）およびACEソフトウェアを用いて、デジタル信号を調べADCの性能を評価します。ADCシステムの詳細を図7に示します。

このADCの事例研究の最初の部分では、ADCシステムの性能と、PLLクロック電源としてのSilent Switcher 3レギュレータの利点について調べます。前と同様、ADF4372の3.3Vレールは超低ノイズLDOレギュレータ（LT3045）から常に供給されますが、5VレールはSilent Switcher 3ソリューションまたはその他の電源ソリューションから供給されます。また、AD9208は、標準的なデモ・ボードに取り付けられたデフォルトの電源ソリューションから常に給電されます。図8は、同じアナログ入力信号下で様々なPLLクロック電源を用いた場合の、1.23GHz付近のADC出力信号の高速フーリエ変換（FFT）の平均の結果を、2MHzの周波数スパンで示したものです。依然としてFFT波形の周波数が約250kHzオフセットした場所にプラトーがあるとはいえ、Silent Switcher 3レギュレータは、他のスイッチング・レギュレータと比較して、1.23GHz付近でのノイズが最も少ない最高のADC性能を可能にしています。

ADCシステムの性能は、そのサンプリング・クロック信号の質、つまり位相ノイズに敏感です。250kHz付近に見られるこのプラトーは、ADF4372の出力信号（図3の緑色の曲線）の位相ノイズ・プロットにある同じ周波数での小さなスパイクと良く一致しています。PLLの事例研究で明らかになったように、位相ノイズ・プロットにおけるこの小さなスプリアスは、フィルタを追加することで取り除けます。そのため、Silent Switcher 3レギュレータをクロック電源として用いることで可能になったADC性能は、第2のLCフィルタを追加することで更に改善できます。このことは実験結果で裏付けられています。図9に、図4の第2のLCフィルタ設計を用いたSilent Switcher 3ソリューションでのADC出力のFFT結果を示します。ADC出力の結果である出力FFT波形は、1.23GHzのメイン信号付近で極めて低ノイズとなっており、これは、超低ノイズLDOレギュレータの結果とほぼ同じです。当然ながら、図9は、設計された第2のLCフィルタを用いたSilent Switcher 3レギュレータでのFFT結果が、100kHz未満の周波数オフセットにおいて、超低ノイズ設計を用いていないLDOレギュレータのFFT結果を凌駕していることも示しています。これはLFノイズが低下したことと、その結果としてPLLクロック信号の位相ノイズが低下したことによるものです。

ADCの出力に対するFFTの結果の他、S/N比およびスプリアスフリー・ダイナミック・レンジ（SFDR）の2つの重要なADCパラメータも調べ、より包括的にADCのシステム性能を評価しました⁶。S/N比の定義は単純ですが、SFDRは、スプリアス・ノイズ信号のうち実効値が最大の振幅に対する入力信号の振幅の実効値として定義されます。入力信号の周波数付近での狭い周波数スパンの代わりに、S/N比とSFDRの計算では、広い周波数範囲にわたってノイズを考慮します。表2に示すように、安定化後にLDOレギュレータを用いないSilent Switcher 3ソリューションでのAD9208のS/N比とSFDRは、超低ノイズLDOレギュレータを用いた従来の2段ソリューションによるものと同じ結果になっています。第2のLCフィルタはS/N比およびSFDRの測定値にはほとんど影響しません。更に、Silent Switcher 3ソリューションは、他のスイッチング・レギュレータ・ソリューションに比べ、はるかに大きなS/N比およびSFDRになっており、通常のスイッチング・レギュレータに比べS/N比（10進数）は約20倍、SFDR（10進数）は約45倍になっています。超低ノイズ設計を用いていないLDOレギュレータと比較した場合、SilentSwitcher 3ソリューションではS/N比がわずかに良く、SFDRは同じになっています。このソリューションの利点があるのは、S/N比の計算に用いられるノイズのわずかな部分に過ぎない、入力周波数付近のノイズのみであるためです。

この事例研究のもう1つの側面は、Silent Switcher 3レギュレータを用いてADCに給電する場合のADCのシステム性能と利点を調べることです。このパートでは、ADCの電源の影響に焦点を合わせるために、PLLクロックはデフォルトの超低ノイズLDOレギュレータ（LT3045）を用いた2段ソリューションで常に給電されます。特に、この調査を簡単化するために、例としてAD9208のアナログ・レールであるAVDD1が選択されています。合計電力の19%を構成する0.975VのAVDD1レールの公称消費電流は640mAで、このレールによりクロック領域に電力が供給されます⁶。これは電源ノイズの影響を受けやすく、そのため、理論的解析および実験による解析の両方に基づいて選択されます。その他のレールは全て、前と同様、標準的なデモ・ボードに取り付けられたデフォルトの電源ソリューションから給電されます。 

実験結果は、単一段Silent Switcher 3ソリューションが、ADCの性能を損なうことなく、従来の2段ソリューションに代わりADCに給電できることを証明しています。Silent Switcher 3ソリューション（LT8625S）をAVDD1に用いた場合のADC性能を評価するために、ADC出力の平均のFFTの結果を入念に解析します。第2のLCフィルタは組み込まれていない点に注意してください。図10に示すように、Silent Switcher 3レギュレータでAVDD1に給電した場合のADC出力のFFT結果はほぼ理想的で、2段ソリューション（降圧 + 超低ノイズLDOレギュレータ）でAVDD1に給電した場合のFFT結果と同様に良好なものとなっています。第2のLCフィルタが設けられていなくても、約250kHzの周波数オフセットでのスパイクはありません。

また、ADC性能は、ADC電源の低周波数ノイズにはそれほど敏感ではありません。それよりは、ADC電源のスイッチング・リップルに、より大きな影響を受けます。Silent Switcher 2レギュレータでは低周波数のノイズ性能は最適化されませんでしたが、基本周波数（1.23GHz）付近では、スイッチング周波数が2MHzのSilent Switcher 2レギュレータに基づく単一段ソリューションも、ほぼ理想的なADC出力波形となりました。それは、この事例研究の最初のパートで示したように、基本周波数付近でのADC出力ノイズは、サンプリング・クロックの位相ノイズが支配的であるためです。言い換えると、高速ADCの基本周波数付近の出力ノイズは、ADCの電源ノイズにはそれほど敏感ではありません。それでも、AVDD1としてはLFノイズが高すぎる通常のスイッチング・レギュレータを用いた場合には、図10に示すように、基本周波数付近でのADC出力ノイズは悪化します。また、図10は、ADC電源のスイッチング・リップルがADC出力に伝搬し、ADC出力のFFT結果に顕著なスプリアスが発生することを示しています。例えば、スイッチング周波数が750kHzの通常のスイッチング・レギュレータをAVDD1に用いた場合、750kHzの周波数オフセットに30dBを超えるスプリアスが発生します。このことは、スイッチングによるリップル・ノイズが高速データ・コンバータ（ADCおよびDAC）に及ぼす影響を調べたこれまでの文献によって十分に支持されます^{7, 8}。したがって、適切なフィルタ設計を行った、Silent Switcher 3テクノロジーに基づく単一段ソリューションは、ADCの電源条件を満たし優れた性能をサポートする能力を十分に備えています。

結論として、Silent Switcher 3テクノロジーに基づく単一段電源ソリューションは、超低ノイズLDOレギュレータを用いた従来の2段ソリューションの代わりとなって、PLLクロック、および先進的なADCシステムにおける高速ADCのどちらにも給電できます。Silent Switcher 3テクノロジーに基づく単一段ソリューションは、従来の降圧 + LDOレギュレータ・ソリューションと比較して、S/N比、SFDR、ノイズ性能などの重要なADCパラメータを損なうことなく、依然として良好なADCシステム性能をサポートできます。また、ADC性能は、それ自体の電源ノイズに比較して、サンプリング・クロック源の電源ノイズに対して、より敏感です。そのため、良好なシステム性能、特に、良好なPLLクロックを備えた、先進的なADCシステムに対して給電するには、Silent Switcher 3テクノロジーに適切な制御ループおよび出力フィルタの設計を行うことが必要です。

超低ノイズ・スイッチング・レギュレータに基づくADCシステムのパワー・ツリー

これまでのセクションでは、高性能PLL、および先進的なADCシステムの高速ADCに給電するには、Silent Switcher 3テクノロジーが非常に適していることを実証してきました。SilentSwitcher 3テクノロジーは、先進的なADCシステムの電源条件を、システム性能を損なうことなく満たすことができます。そのため、LDOレギュレータを用いずにSilent Switcher 3 ICにのみ基づいた、真新しく簡素なADCシステム用のパワー・ツリーを設計できます。つまり、従来の2段ソリューション（降圧 +LDOレギュレータ）は、超低ノイズ・スイッチング・レギュレータであるSilent Switcher 3を基にした単一段ソリューションで完全に置き換えられます。前のセクションのADCシステムの事例研究に基づき、図11において、ADCシステム（ADF4372 +AD9208）の元来のパワー・ツリーとSilent Switcher 3テクノロジーに基づく新しく簡略化されたパワー・ツリーを比較します。元来のパワー・ツリー構造は、AD9208およびADF4372の標準的なデモ・ボードで使用されている電源ソリューションに基づいているのに対し、新しいパワー・ツリーでは、小電流アプリケーション用の最新のSilent Switcher 3デバイス（LT8622SおよびLT8624S）に基づいて設計されています。

LDOレギュレータを用いていないため、この新しいパワー・ツリーは、システム上の重要かつ包括的な利点を容易に実現できます。図11に示すように、Silent Switcher 3テクノロジーに基づくパワー・ツリーはわずか5個のSilent Switcher 3 ICで構成される簡単な構造であるのに対し、元来のツリーでは2個のスイッチング・レギュレータと6個のLDOレギュレータが必要です。そのため、新しいパワー・ツリーはPCBの実装面積とコストを大幅に節約できます。また、新しいパワー・ツリー構造は、効率を61.7%から84.8%へと大幅に向上できます。合計電力損失は、3.919Wから1.136Wへと71%減少しています。従来のパワー・ツリー構造のLDOレギュレータ段はそれ自体で2.305Wの電力を消費します。合計電力損失のこのような大幅な減少は、LDOレギュレータがないためだけではなく、Silent Switcher 3ICが2MHzのスイッチング周波数時でも高効率であることにもよります。Silent Switcher 3テクノロジーに基づくパワー・ツリーの効率は、将来1A未満のアプリケーション専用に開発される超低ノイズ・スイッチング・レギュレータを用いると更に向上できます。

まとめ

超低ノイズ・スイッチング・レギュレータは、広い周波数範囲にわたり超低出力ノイズを実現すると共に、依然として高い効率と出力電流能力を保持できます。ブレークスルーとなるノイズ性能を持ったアナログ・デバイセズのSilent Switcher 3テクノロジーは、ほとんどのLDOレギュレータよりも低いLFノイズを実現することさえできます。したがって、Silent Switcher 3テクノロジーに基づく単一段電源ソリューションは、ノイズに敏感なRFアプリケーションにとって魅力的で効果が期待できるソリューションです。本稿では、Silent Switcher 3ファミリの、ノイズに敏感なRFアプリケーションにおける利点を例示しました。2つの事例研究は、Silent Switcher 3テクノロジーに基づく単一段電源ソリューションが超低ノイズLDOレギュレータを用いる従来の2段ソリューションに取って代わることができると共に、引き続き問題なくシステム性能を維持できることを示しています。 

高性能PLLクロックに給電する場合、Silent Switcher 3テクノロジーは、超低ノイズLDOレギュレータを用いる2段ソリューションとほぼ同じ位相ノイズを実現できます。PLL性能に関しては、Silent Switcher 3テクノロジーは、超低ノイズ設計を用いない標準的なLDOレギュレータに基づく2段ソリューションを上回りさえします。もう1つの事例研究であるADCシステムにおいては、適切なフィルタ設計を行ったSilent Switcher 3テクノロジーは、優れたADC性能を実現でき、重要なADCパラメータは降圧 +超低ノイズLDOレギュレータ・ソリューションとほぼ同じです。そのため、LDOレギュレータを用いないADCシステムに対して、Silent Switcher 3テクノロジーに基づく簡略化されたパワー・ツリー構造を開発できます。元来の降圧 + LDOレギュレータ・ソリューションに比べ、LDOレギュレータを用いないSilentSwitcher 3ソリューションは、部品数を少なく、ソリューション・サイズを小さくするだけでなく、電力損失を71%削減することもできます。

参考資料

¹「Silent Switcher Technology」アナログ・デバイセズ、2023年。

²「LT8625S：18V/8A Step-Down Silent Switcher 3 with Ultralow Noise Reference 」アナログ・デバイセズ、2023年。

³Yu Lu、Hugh Yu「超音波イメージング・システムの画質の改善、低ノイズのSilent Switcher μModuleとLDOレギュレータを活用する」アナログ・ダイアログ、Vol. 56、2022年4月。

⁴「ADF4372：VCO内蔵マイクロ波広帯域シンセサイザ」アナログ・デバイセズ、2021年。

⁵Ray Ridley「Second-Stage LC Filter Design」Switching Power Magazine、2000年7月。

⁶「AD9208：14ビット、3 GSPSのJESD204B対応デュアルA/Dコンバータ」 アナログ・デバイセズ、2017年。

⁷John Martin Dela Cruz、Patrick Pasaquian「シグナル・チェーン用の電源システムを最適化する【Part 2】高速DAC/ADCへの対応」アナログ・ダイアログ、Vol. 55、2021年4月。

⁸Aldrick Limjoco、Patrick Pasaquian、Jefferson Eco「従来の半分のスペースでGSPSサンプリングADCに低ノイズ電源を供給するSilent Switcher μModuleレギュレータ」アナログ・デバイセズ、2018年。