Quantic X-Microwave

Analog Devices RF and microwave components are available as drop-in X-MWblocks®
from Quantic™ X-Microwave.

Get the X-MWblock® drop-in module for this part.

LT3094

新規設計に推奨

−20 V、500 mA、超低ノイズ、超高 PSRR、負電圧のリニア電圧レギュレータ

データシート (Rev. B)
製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品情報

  • 超低 RMS ノイズ: 0.8 μVRMS（10 Hz ～ 100 kHz）
  • 超低スポット・ノイズ: 10 kHz で 2.2 nV/√Hz
  • 超高 PSRR: 1 MHz で 74 dB
  • 出力電流: 500 mA
  • 広い入力電圧範囲: −1.8 V ～ −20 V
  • 単一コンデンサによるノイズと PSRR の改善
  • 100 μA セット・ピン電流: ±1 % の初期精度
  • 単一抵抗による出力電圧のプログラミング
  • プログラマブルな電流制限
  • 低ドロップアウト電圧: 235 mV
  • 出力電圧範囲: 0 V ～ −19.5 V
  • プログラマブルなパワー・グッドおよび高速なスタートアップ
  • バイポーラ高精度イネーブル／UVLO ピン
  • VIOC ピンでのアップストリーム・レギュレータの制御による消費電力の最小化と PSRR の最適化
  • 最小出力コンデンサ: 10 μF セラミック
  • 12 ピン MSOP および 3 mm × 3 mm DFN パッケージ

LT3094 は高性能低ドロップアウトで負電圧のリニア電圧レギュレータです。アナログ・デバイセズの超低ノイズおよび超高 PSRR アーキテクチャを備え、ノイズに敏感なアプリケーションへの電力供給を実現します。このデバイスは簡単に並行動作でき、ノイズを更に低減し、出力電流を高め、PCB 上の熱を放散させます。

LT3094 は 500 mA の電流を 235 mV（代表値）のドロップアウト電圧で供給します。動作時の静止電流は名目値で 2.35 mA であり、シャットダウン時には 3 μA まで低下します。デバイスの広い出力電圧範囲（0 V ～ −19.5 V）の誤差アンプは、ユニティ・ゲインで動作します。また、プログラミングされた出力電圧に関係なく、ほぼ一定の出力ノイズ、PSRR、帯域幅、および負荷レギュレーションを実現します。追加機能は、バイポーラ・イネーブル・ピン、プログラマブルな電流制限、高速スタートアップ機能、および出力電圧レギュレーションを示すプログラマブルなパワー・グッドです。このレギュレータには、上流の電源を制御するトラッキング機能が組み込まれています。これにより、LT3094 全体の電圧を一定に保ち、消費電力の最小化と PSRR の最適化を実現しています。

LT3094 は、最小 10 μF のセラミック出力コンデンサにより安定動作します。内蔵保護機能には、フォールドバックによる内部電流制限とヒステリシスによる熱制限が含まれています。LT3094 には、熱強化型 12 ピン MSOP パッケージと 3 mm × 3 mm DFN パッケージが用意されています。

アプリケーション

  • RF 電源および高精度電源
  • 超低ノイズ計測器
  • 高速／高精度データ・コンバータ
  • 医療用アプリケーション: 診断とイメージング
  • スイッチング電源用のポストレギュレータ
LT3094
−20 V、500 mA、超低ノイズ、超高 PSRR、負電圧のリニア電圧レギュレータ
LT3094 Application circuit LT3094 Performance Graph LT3094 Pin configuration LT3094 Pin configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 2

ユーザ・ガイド 1

デザイン・ノート 1

技術記事 3

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

必要なソフトウェア／ドライバが見つかりませんか？

ドライバ／ソフトウェアをリクエスト

ツールおよびシミュレーション

LTspice 1

下記製品はLTspiceで使用することが出来ます。:

  • LT3094
LTspice

LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。

 

評価用キット

eval board
schematic 1
schematic 2
schematic 3
SCP-LT3094-EVALZ

LT3094シグナル・チェーン評価用ボード | 500mA超低ノイズ負電圧LDO

今すぐ購入 詳細を表示

製品詳細

デモ回路SCP-LT3094-EVALZは、超低ノイズ、超高電源電圧変動除去比（PSRR）の負電圧低ドロップアウト（LDO）レギュレータLT3094を備えています。–3.8V～20Vの入力範囲で動作し、最大500mA の出力電流を供給できます。

シグナル・チェーン電源シリーズの他のすべてのボードと同様、このボードも他のSCPボードに簡単に接続可能で、シグナル・チェーン電源システム一式を構築できるよう設計されており、低消費電力シグナル・チェーンの迅速な評価を実現できます。このボードを評価するには、以下の汎用SCPハードウェアが必要になります。

  • SCP-INPUT-EVALZ
  • SCP-OUTPUT-EVALZ
  • SCP-1X5BKOUT-EVALZ
  • SCP-THRUBRD-EVALZ
  • SCP-FILTER-EVALZ
  • SCP-1X2BKOUT-EVALZ
  • SCP-5X1-EVALZ

 

SCPシリーズのデモ・ボードを正しく評価するには、SCPコンフィグレータ付属ソフトウェアが必要です。SCPコンフィグレータは、設計に適したボードとトポロジの選択に役立ちます。

デモ・マニュアルには、LT3094の動作や設定に関する重要な詳細情報は記載されていない点に注意してください。部品の詳細については、LT3094のデータシートを参照してください。

eval board
schematic 4
schematic 5
DC2624A

LT3094 デモ用ボード | 超低ノイズ、超高 PSRR 負電圧 RF LDO、−20 V ≤ VIN ≤ −3.8 V、VOUT = −3.3 V@500 mA

今すぐ購入 詳細を表示

製品詳細

デモ回路 2624A は、超低ノイズ、超高電源電圧変動除去比（PSRR）の負電圧低ドロップアウト（LDO）レギュレータ LT3094 を備えています。DC2624A は、−3.8 V ～ −20 V の入力範囲で動作し、最大 500 mA の出力電流を供給できます。超低ノイズ（10 Hz ～ 100 kHz で 0.8 µVRMS）と非常に高い PSRR（1 MHz で 75 dB）が特徴です。

LT3094 のイネーブル機能（EN/UVLO ピン）には双方向性があり、正電圧または負電圧で制御できます。LT3094 では、ILIM から GND に抵抗を接続することにより、プログラマブルな電流制限機能も使用できます。ILIM ピン電圧を検出することにより、電流のモニタリングもできます。VIOC トラッキング機能を使用すると、上流のスイッチング・コンバータを制御して、レギュレータ全体の電圧を一定に保ち、消費電力を最小化できます。パワー・グッド・フィードバック（PGFB）ピンは、プログラマブルなパワー・グッド閾値を設定するために使用され、高速起動回路を作動させます。パワー・グッド機能を使用するには、外部電圧源を VEXT に​接続します。パワー・グッド機能および高速起動機能が不要な場合は、PGFB を IN に接続します。

内蔵保護機能には、バッテリ逆入れ保護、逆電流保護、フォールドバックによる内部電流制限、およびヒステリシスによる熱制限が含まれています。

LT3094 のデータシートには、部品、動作、および用途の詳細が記載されています。このデータシートは、デモ回路 DC2624A 用デモ・マニュアルと併せて参照してください。LT3094 は、IC の下側にパッドが露出した 12 ピン MSOP および 3 mm × 3 mm DFN パッケージに組み立てられています。最大の熱性能を得るため、ボードを適切にレイアウトすることは不可欠です。

eval board
schematic 6
schematic 7
schematic 8
schematic 9
ADXBAND16EBZ

16Tx/16RxのXバンド直接サンプリング方式フェーズド・アレイ／RADAR／SATCOM開発プラットフォーム

今すぐ購入 詳細を表示

機能と利点

ADXBAND16EBZデジタル化カード
  • Apollo（AD9084）を使用したマルチチャンネル広帯域幅システム開発プラットフォーム
  • Xilinx VCU118評価用ボード（同梱はされていません）と組み合わせ可能
  • 16個のRF受信（Rx）チャンネル
    • 8GSPS～20GSPSの合計16個のADC
    • デジタル・ダウンコンバータ（DDCs）、それぞれに複素数値制御発振器（NCO）を内蔵
    • プログラマブルな有限インパルス応答フィルタ（pFIR）
    • 複素有限インパルス応答フィルタ（CFIR）
  • 16個のRF送信（Tx）チャンネル
    • 8GSPS～28GSPSの合計16個のDAC
    • デジタル・アップコンバータ（DUC）、それぞれに複素数値制御発振器（NCO）を内蔵
    • プログラマブルな有限インパルス応答フィルタ（pFIR）
    • 複素有限インパルス応答フィルタ（CFIR）
  • 柔軟なRxおよびTx RFフロント・エンド
    • Rx：ゲイン制御のための、フィルタリング、増幅、デジタル・ステップ減衰
    • Tx：フィルタリング、増幅
  • 柔軟なクロック分配
    • 1個の400MHz外部リファレンスによるオンボードのクロック分配
    • ハンダ付けリワークによりAD9084ごとの外部コンバータ・クロックをサポート
  • 1つの12V電源アダプタ（同梱）によるオンボード電源レギュレーション
16Tx/16Rxキャリブレーション・ボード
  • ADXBAND16EBZデジタル化カードおよびVCU118 PMODインターフェース（ケーブル同梱）と組み合わせ可能
  • 個別隣接チャンネル・ループバックおよび結合チャンネル・ループバックの両方のオプションを提供
  • 結合Txチャンネル・アウト・オプション
  • 結合Rxチャンネル・イン・オプション
ソフトウェアの特長と利点

ソフトウェア・フレームワークの開発を簡素化する、制御が容易なツールおよびプラットフォーム・インターフェース

  • IIO OscilloscopeのGUI
  • MATLABアドオンおよびスクリプト例
  • JESD204Cの立ち上げを含むHDLビルド例
  • Linuxおよびデバイス・ドライバ向けの組み込みソフトウェア・ソリューション
プロトタイプ化の時間を節約する、ADEFアプリケーション向けソフトウェア・リファレンス設計例：
  • パワーアップ時の位相の確定を実現するマルチチップ同期
  • NCOを用いたシステムレベルの振幅／位相アライメント
  • JESDインターフェースをバイパスする低遅延のADCからDACへのループバック
  • 広帯域のチャンネル間振幅／位相アライメントを実現するpFIR制御
  • • 高速周波数ホッピング

製品詳細

ADXBAND16EBZには、RFフロント・エンド、クロック、電源回路を含む、4個のAD9084ミックスド・シグナル・フロント・エンド・デバイスが内蔵されています。ADXBAND16EBZは、フェーズド・アレイ・レーダー、広帯域システム、地上ベースのSATCOMなどの一般的なアプリケーションをターゲットとする、フル機能のシステム・ソリューションとして機能します。その主なターゲット・アプリケーションは、16 Tx/16 RxのXバンド直接サンプリング・フェーズド・アレイです。

本プラットフォームの目的は、マルチチップ同期を実証し、システムレベルのキャリブレーションやビームフォーミング・アルゴリズムなどの信号処理技術を実現するためのテストベッドとなることです。このシステムは、Virtex® UltraScale+™ XCVU9P FPGAの他、リファレンス・ソフトウェア、HDLコード、MATLABのシステムレベル・インターフェースを備えた、Xilinx®のVCU118評価用ボードとインターフェースするよう設計されています。

16 Tx/16 Rxキャリブレーション・ボードを用いることにより、パワーアップ時の位相確定のデモンストレーションを含む、システムレベルのキャリブレーション・アルゴリズムを開発できます。このキャリブレーション・ボードにより、チャンネルのダイナミック・レンジ、スプリアス性能、位相ノイズを総合的に改善できます。また、このボードをVCU118のPMODインターフェースに接続すれば、MATLABアドオンを通じて制御できます。
SCP-LT3094-EVALZ
LT3094シグナル・チェーン評価用ボード | 500mA超低ノイズ負電圧LDO
LT3094 Signal Chain Evaluation Board LT3094 Signal Chain Evaluation Board - Top View LT3094 Signal Chain Evaluation Board - Bottom View
DC2624A
LT3094 デモ用ボード | 超低ノイズ、超高 PSRR 負電圧 RF LDO、−20 V ≤ VIN ≤ −3.8 V、VOUT = −3.3 V@500 mA
DC2624A_UG-1386 Application Circuit DC2624A_UG-1386 Application Circuit
ADXBAND16EBZ
16Tx/16RxのXバンド直接サンプリング方式フェーズド・アレイ／RADAR／SATCOM開発プラットフォーム
ADXBAND16EBZ Top Angle Evaluation Board ADXBAND16EBZ Top Evaluation Board ADXBAND16EBZ Bottom Evaluation Board ADXBAND16EBZ Bottom Angle Evaluation Board

リファレンス・デザイン

Figure 1. CN0585 Simplified Block Diagram
Figure 1. CN0585 Simplified Block Diagram
EVAL-CN0585-FMCZ Angle View
EVAL-CN0585-FMCZ Bottom View
EVAL-CN0585-FMCZ Top View
CN0585 Circuits from the Lab®

Quad Channel, Low Latency, Data Acquisition and Signal Generation Module

詳細なリファレンス・デザインを表示

機能と利点

  • 4 Analog Input Channels with Configurable Voltage Ranges
  • 4 Analog Output Channels with Configurable Voltage Ranges
  • 200 ns Latency between ADC Measurement and DAC Settling
  • Analog Front End Interface Connector
  • Modeling and Simulation Compatible with MATLAB and Python
  • FMC Connector Interface to FPGA

使用製品

資料

設計および組み込みツール

ビデオ

  • lazy blur
    VIDEO · 2022-10-31 03:03
    Low Latency Test and Measurement Kit – Hardware in the Loop
  • lazy blur
    VIDEO · 2023-04-03 03:08
    Personalized Low Latency Hardware in the Loop (HiL) Solution
Figure 1. CN0577 Simplified Block Diagram
Figure 1. CN0577 Simplified Block Diagram
EVAL-CN0577-FMCZ
EVAL-CN0577-FMCZ - Top View
EVAL-CN0577-FMCZ - Bottom View
CN0577 Circuits from the Lab®

シリアルLVDS SAR ADC用のアナログ・フロント・エンドおよびデジタル・インターフェース

詳細なリファレンス・デザインを表示

機能と利点

  • 18ビット分解能、15MSPSデータ・アクイジション・システム
  • 任意の電圧入力をサポート
  • クロッキングと電源に必要な全ての機能がオンボード
  • FPGAインターフェース用FMCコネクタ
CN0585
Quad Channel, Low Latency, Data Acquisition and Signal Generation Module
Figure 1. CN0585 Simplified Block Diagram
EVAL-CN0585-FMCZ Angle View
EVAL-CN0585-FMCZ Bottom View
EVAL-CN0585-FMCZ Top View
CN0577
シリアルLVDS SAR ADC用のアナログ・フロント・エンドおよびデジタル・インターフェース
Figure 1. CN0577 Simplified Block Diagram
EVAL-CN0577-FMCZ
EVAL-CN0577-FMCZ - Top View
EVAL-CN0577-FMCZ - Bottom View

最新のディスカッション

5 週前
LTM8049 Startup failure with large negative load current on LT3094
7 週前
Need LTSpice design with LT3483 and LT3094 with VIOC
16 週前
LT3094 reverse current protection ?
EngineerZone®で関連するディスカッションを見る

最近表示した製品