概览

优势和特点

  • 输出频率范围:800 MHz至12.8 GHz
  • 抖动 = 18 fsRMS(积分带宽:100 Hz至100 MHz)
  • 抖动 = 27 fsRMS(ADC SNR方法)
  • 宽带本底噪声:-160 dBc/Hz @12 GHz
  • PLL规格:
    • -239 dBc/Hz:归一化带内相位本底噪声
    • -147 dBc/Hz:归一化带内1/f噪声
    • 鉴相器频率:高达500 MHz
    • 基准输入频率:高达1 GHz
    • 典型-100 dBc PFD杂散
  • 输出延迟规格参考:
    • 器件间标准差:3 ps
    • 温度漂移:0.03 ps/℃
    • 调整步进大小: <+/-0.1 ps
  • 多芯片输出相位对齐
  • 3.3 V和5 V电源
  • 7 mm x 7 mm 48引脚LGA封装

产品详情

ADF4377是一款集成压控振荡器(VCO)的高性能、超低抖动、双路输出整数N分频锁相环(PLL),非常适合数据转换器和混合信号前端(MxFE)时钟应用。高性能PLL具有-239 dBc/Hz的品质因数、超低1/f噪声和高相位频率检波器(PFD)频率,可实现超低带内噪声和积分抖动。ADF4377的基波VCO和输出分频器可生成800 MHz至12.8 GHz的频率。ADF4377集成了所有必要的电源旁路电容,节省了紧凑电路板上的占板面积。

针对多个数据转换器和MxFE时钟应用,ADF4377通过实现以下功能简化了其他时钟解决方案所需的时钟对齐和校准程序:

  • 自动参考输出同步、
  • 在整个工艺、电压和温度范围内良好的输出延迟参考匹配以及
  • 亚皮秒、无抖动的输出延迟参考调整能力。
  • 这些特性使得多芯片时钟和SYSREF准确对齐且可预测。通过将ADF4377与分配成对参考和SYSREF信号的集成电路(IC)配对,支持JESD204B和JESD204C子类1解决方案。

    应用

  • 高性能数据转换器和MxFE时钟
  • 无线基础设施(MC-GSM、5G)
  • 测试与测量
  • 有关更多信息,请通过以下方式联系ADI公司: ADF_NewProducts@analog.com

    产品生命周期 icon-recommended 预发布

    本产品为新品,工程验证可能仍在进行中。我们正在准备量产,数量可能有限,设计规格可能会改变。

    工具及仿真模型

    IBIS模型

    设计工具

    ADIsimPLL™

    ADIsimPLL可以对ADI公司最新的高性能PLL产品进行快速、可靠的评估。它是目前最全面的PLL频率合成器设计和仿真工具,可实现所有对PLL性能有显著影响的重要非线性效应仿真。ADIsimPLL可以免去设计过程中的至少一项重复劳动,从而加快上市速度。

    配套产品推荐

    ADF4377 配套产品

    推荐 参考分布缓冲区

    推荐 参考和SYSREF分布

    推荐 推荐使用的超低噪声/高PSRR LDO

    设计资源

    ADI始终把满足您可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。

    样片申请及购买

    所列的美国报价单仅供预算参考,指美元报价(规定订量的单价,美国离岸价),如有修改,恕不另行通知。由于地区关税、商业税、汇率及手续费原因,国际报价可能不同。对于指定订量报价或交货报价,请联系当地的ADI办事处或授权代理商。对于评估板和套件的报价是指单片价格。

    采样:
    选择上方“样片”按钮将重定向至第三方ADI样片网站。登录后,所选部件将转移到您在此网站上的购物车。如果您之前从未使用过此网站,请创建一个新帐户。有关此样片网站的任何问题,请联系SampleSupport@analog.com


    价格表帮助