概览

优势和特点

  • 灵活的可重新配置无线电通用平台设计
    • FDD 和 TDD 单频段和多频段无线电
    • 高达 1.6 GHz/2 GHz 的发射/接收通道带宽 (4T4R)
      • 适用于 TDD 的双用途 ADC 选项(接收和发射 DPD)
    • 4D4A(4 × 3 GSPS 至 12 GSPS DAC 和 4 × 1.5 GSPS 至 4 GSPS ADC)
      • 支持高达 1.5 Gbps 的变送器 IQ 输入数据速率
      • 支持高达 2 Gbps 的接收器 IQ 输出数据速率
    • 5.2 GHz 和 7.5 GHz 的 RF DAC/RF ADC 输出/输入 −3 dB 带宽
    • 提供多芯片同步功能和输出时钟的片内 PLL(6 GHz 至 12 GHz)
      • 外部 RF 时钟输入选项
  • AC 性能目标
    • ADC 测试条件(3 GSPS,−1 dBFS,fIN < 1.4 GHz)
      • NSD = −149 dBFS/Hz,HD2 < −70 dBc,HD3 < −70 dBc,SFDR(不包括 HD2、HD3)< −78 dBc;IL < −75 dBc
    • DAC 测试条件(12 GSPS,−7 dBFS,2.65 GHz)
      • NSD = −158 dBFS/Hz,SFDR < −74 dBc
  • 通用数字特性
    • 支持实数或复数数字数据(8、12 或 16 位)
    • 可配置数字升频/降频转换 (DDC/DUC)
      • 8 个细调复数 DUC 和 4 个粗调复数 DUC
      • 8 个细调复数 DDC 和 4 个粗调复数 DDC
      • 每个 DUC/DDC 具有 2 个独立的 NCO
      • 可选择旁路细调和粗调 DUC/DDC
    • 可编程 192 抽头 FIR 滤波器
  • 接收器 AGC 支持
    • 用于快速 AGC 控制、具有低延迟的快速检测
    • 用于缓慢 AGC 控制的信号监控器
    • 专用 AGC 支持引脚
    • 变送器 DPD 支持
    • 细调 DUC 通道增益控制和延迟调整
    • ADC 观察路径的粗调 DDC 延迟调整
  • 辅助特性
    • 快速跳频
    • 低延迟数字回环模式(ADC 到 DAC)
    • 具有可选分频比的 ADC 时钟驱动器
    • 功率放大器下游保护电路
    • 片内温度传感器
    • 可编程 GPIO 引脚
    • 具有可选分频比的 ADC 时钟驱动器
    • TDD 节能选项
  • SERDES JESD204B/C 接口,16 个通道,速率高达 24.75 Gbps
    • 8 个用于 RF DAC 的接收通道
    • 8 个用于 RF ADC 的发射通道
    • 与最大 15.5 Gbps 的通道速率兼容的 JESD204B
    • 与最大 24.75 Gbps 的通道速率兼容的 JESD204C
    • 用于接收通道速率匹配的采样/位重复模式
  • 目标通常约为 6 W 至 7 W
  • 具有 0.8 mm 间距的 15 mm × 15 mm BGA

产品详情

混合信号前端 (MxFE®) 是一款高度集成的器件,具有 16 位、12 GSPS 最大采样率射频 (RF) 数模转换器 (DAC) 内核和 12 位、4 GSPS 采样率 RF 模数转换器 (ADC) 内核。AD9081 具有一个 16 通道 24.75 Gbps JESD204C 或 15.5 Gbps JESD204B 数据收发器端口、一个片内时钟倍频器和面向单频段和双频段直接到 RF 无线电应用的数字信号处理功能

AD9081 通过 4D4A 配置支持 4 个变送器通道和 4 个接收器通道。可以在时分双工 (TDD) 工作模式下与观察通道共享接收器 ADC 通道。AD9081 可直接满足新兴基站应用的高集成度和通用平台要求。该器件具有灵活的插值/抽取配置,从而实现直接到 RF 多频段无线电应用。AD9081 支持高达 6 GSPS 的复用发射输入数据速率和单通道模式下高达 4 GSPS 的接收输出数据速率。多声道模式下支持的最大无线电频段间距为 1.2 GHz。

AD9081 具有可旁路内插器和抽取器,用于实现具有低延迟环回的超宽带功能以及面向相控阵雷达系统和电子战干扰器应用的跳频模式。

应用

  • 无线通信基础设施
  • W-CDMA、LTE、LTE-A、大规模 MIMO
  • 微波点对点以及 E 频段 5G 毫米波
  • 宽带通信系统
  • DOCSIS 3.0 CMTS
  • 相控阵雷达与电子战
  • 电子测试和测量系统

产品生命周期 icon-recommended 推荐新设计使用

本产品已上市。数据手册包含所有最终性能规格和工作条件。ADI公司推荐新设计使用这些产品。

评估套件 (4)

软件代码及系统需求

驱动/参考代码

API Device Drivers

Device Application Programming Interface (API) C code drivers provided as reference code that allows the user to quickly configure the product using high-level function calls. The library acts as an abstraction layer between the application and the hardware. The API is developed in C99 to ensure agnostic processor and operating system integration. Customers can port this application layer code to their embedded systems by integrating their platform-specific code base to the API HAL layer.

To request this software package, go to the Software Request Form signed in with your MyAnalog account and under “Target Hardware” select “High Speed Data Converters” and choose the desired API product package. You will receive an email notification once the software is provided to you.

工具及仿真模型

S参数

设计工具

Companion Transport Layer RTL Code Generator Tool (Rev. 1.0)

This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

JESD204x Frame Mapping Table Generator

The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.

配套产品推荐

AD9081 配套产品

推荐 使用的RF放大器

推荐 使用的VGA

推荐 使用的时钟分配器件

推荐 使用的时钟生成器件

设计资源

ADI始终把满足您最高可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。

样片申请及购买

电脑版网站提供样片和购买功能
返回
查询库存

这里所列出的美国报价单仅供预算参考,指美元报价(规定订量的每片美元,美国离岸价),如有修改不再另行通知。由于地区关税、商业税、汇率及手续费原因,国际报价可能不同。对于特殊批量报价,请与您当地的ADI公司办事处或代理商联络。对于评估板和套件的报价是指一个单位价格。


价格表帮助

 

购买评估板 所示报价为单片价格
以上块评估板您均可以已通过 analog.com 获取。如超过单片的数量,请通过代理商进行购买。
所示报价为单片价格。所列的美国报价单仅供预算参考,指美元报价(每片美国离岸价),如有修改恕不另行通知。由于地区关税、商业税、汇率及手续费原因,国际报价可能不同。