概览

优势和特点

  • 灵活的可重新配置通用平台设计
    • 4 个DAC 和 4 个ADC(4D4A)
    • 支持单频段、双频段和多频段
    • 数据路径和 DSP 模块可完全绕过
    • 1、2、3 和 4 的 DAC 与 ADC 采样率之比
    • 具有多芯片同步功能的片内 PLL
      • 片外 PLL 的外部 RFCLK 输入选项
  • 最大 DAC 采样率高达 12 GSPS
    • 使用 JESD204C 的最大数据速率高达 12 GSPS
    • 可用的模拟带宽高达 8 GHz
  • 最大 ADC 采样率高达 4 GSPS
    • 使用 JESD204C 的最大数据速率高达 4 GSPS
    • 7.5 GHz 模拟输入全功率带宽 (-3 dB)
  • 4 GSPS,输入为 -2.7 GHz 时,ADC 交流性能为 -1 dBFS
    • 满量程输入电压:1.4 V p-p
    • 噪声密度:−147.5 dBFS/Hz
    • 噪声指数:26.8 dB
    • HD2:−67 dBFS
    • HD3:−73 dBFS
    • 最差的其他情况(HD2 和 HD3 除外):2.7 GHz 时,为 −79 dBFS
  • 12 GSPS 时的 DAC 交流性能
    • 满量程输出电流范围:6.43 mA 至 37.75 mA
    • 双信号音 IMD3(每个音调 −7 dBFS):−78.9 dBc
    • 3.7 GHz 时,NSD,单信号音:−155.1 dBc/Hz
    • 3.7 GHz 时,SFDR,单信号音:−70 dBc
  • SERDES JESD204B/JESD204C 接口,16 个通道,速率高达 24.75 Gbps
    • 8 通道 JESD204B/C 变送器 (JTx) 和 8 通道 JESD204B/C 接收器 Rx (JRx)
    • JESD204B 与最大 15.5 Gbps 的通道速率兼容
    • JESD204C 与最大 24.75 Gbps 的通道速率兼容
    • 支持实数或复数数字数据(8、12、16 或 24 位)
  • 多种数字特性
    • 可配置或可旁路的 DDC 和 DUC
      • 8 个细调复数 DUC 和 4 个粗调复数 DUC
      • 8 个细调复数 DDC 和 4 个粗调复数 DDC
      • 每个 DUC 或 DDC 48 位 NCO
    • 可编程 192 抽头 PFIR 滤波器,用于接收均衡
      • 支持通过 GPIO 加载的 4 种不同的配置文件设置
    • 每个数据路径的可编程延迟
    • 接收 AGC 支持
      • 用于快速 AGC 控制,具有低延迟的快速检测
      • 用于缓慢 AGC 控制的信号监控器
    • 发射 DPD 支持
      • 细调 DUC 通道增益控制和延迟调整
      • DPD 观察路径的粗调 DDC 延迟调整
  • 辅助特性
    • 快速跳频和直接数字频率合成器(DDS)
    • 低延迟环回模式(接收数据路径数据可以路由到发送数据路径)
    • 具有可选分频比的 ADC 时钟驱动器
    • 功率放大器下游保护电路
    • 片内温度监控单元
    • 灵活的 GPIO 引脚
    • TDD 省电选项和共享 ADC
  • 15毫米××15毫米、324 球 BGA,间距 0.8 毫米

产品详情

AD9081 混合信号前端(MxFE®)是一款高度集成的套件,具有四个 16 位、12 GSPS 最大采样率、RF 数模转换器(DAC)内核,以及四个 12 位、4 GSPS 速率、RF 模数转换器(ADC)内核。AD9081 非常适合需要宽带 ADC 和 DAC 来处理具有宽瞬时带宽信号的应用。该套件具有八个发送和八个接收通道,支持 24.75 Gbps/通道 JESD204C 或 15.5 Gbps/通道 JESD204B 标准。该套件还具有片内时钟乘法器,以及直接针对 RF 应用的宽带或多频带数字信号处理(DSP)功能。可以绕过 DSP 数据路径,以允许转换器内核与 JESD204 数据收发器端口之间直接连接。该套件还具有针对相位阵列雷达系统和电子战应用的低延迟回送和跳频模式。提供两种型号的 AD9081。4D4AC 模型支持完整的瞬时通道带宽,而 4D4AB 模型通过自动配置 DSP,来限制启动时的瞬时带宽,从而支持每通道 600 MHz 的最大瞬时带宽。

应用

  • 无线通信基础设施
  • 微波点对点、E 频段和 5G 毫米波
  • 宽带通信系统
  • DOCSIS 3.1 和 4.0 CMTS
  • 相控阵雷达与电子战
  • 电子测试和测量系统

产品生命周期 icon-recommended 推荐新设计使用

本产品已上市。数据手册包含所有最终性能规格和工作条件。ADI公司推荐新设计使用这些产品。

评估套件 (4)

软件代码及系统需求

驱动/参考代码

API Device Drivers

Device Application Programming Interface (API) C code drivers provided as reference code that allows the user to quickly configure the product using high-level function calls. The library acts as an abstraction layer between the application and the hardware. The API is developed in C99 to ensure agnostic processor and operating system integration. Customers can port this application layer code to their embedded systems by integrating their platform-specific code base to the API HAL layer.

To request this software package, go to the Software Request Form signed in with your MyAnalog account and under “Target Hardware” select “High Speed Data Converters” and choose the desired API product package. You will receive an email notification once the software is provided to you.

工具及仿真模型

设计工具

Companion Transport Layer RTL Code Generator Tool (Rev. 1.0)

This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

JESD204x Frame Mapping Table Generator

The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.

配套产品推荐

AD9081 配套产品

推荐 使用的电源产品

推荐 使用的RF放大器

推荐 使用的VGA

推荐 使用的时钟分配器件

推荐 使用的时钟生成器件

设计资源

ADI始终把满足您最高可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。

样片申请及购买

电脑版网站提供样片和购买功能
返回
查询库存

这里所列出的美国报价单仅供预算参考,指美元报价(规定订量的每片美元,美国离岸价),如有修改不再另行通知。由于地区关税、商业税、汇率及手续费原因,国际报价可能不同。对于特殊批量报价,请与您当地的ADI公司办事处或代理商联络。对于评估板和套件的报价是指一个单位价格。


价格表帮助

 

购买评估板 所示报价为单片价格
以上块评估板您均可以已通过 analog.com 获取。如超过单片的数量,请通过代理商进行购买。
所示报价为单片价格。所列的美国报价单仅供预算参考,指美元报价(每片美国离岸价),如有修改恕不另行通知。由于地区关税、商业税、汇率及手续费原因,国际报价可能不同。