Instrumenting 5G

AD9164 – это высокопроизводительный, 16-разрядный цифро-аналоговый преобразователь (ЦАП) и синтезатор прямого цифрового синтеза (direct digital synthesizer, DDS), который поддерживает работу с частотой обновления данных до 6 миллиардов отсчетов в секунду (GSPS). Ядро ЦАП построено на базе архитектуры с четырьмя ключами и содержит интерполирующий фильтр с коэффициентом интерполяции 2×, позволяющий получить эффективную частоту обновления до 12 GSPS в некоторых режимах. Благодаря широкому динамическому диапазону и широкой рабочей полосе этот ЦАП идеально подходит для широкополосных радиочастотных (РЧ) схем с наиболее жесткими требованиями. Синтезатор DDS состоит из банка тридцати двух 32-разрядных генераторов с цифровым управлением (numerically controlled oscillator, NCO), каждый из которых имеет собственный аккумулятор фазы. Благодаря высокой тактовой частоте последовательного периферийного интерфейса SPI (100 МГц) и режимам быстрого изменения частоты компонент поддерживает несколько режимов фазокогерентной быстрой перестройки частоты, которые могут быть использованы в разных областях применения.

Широкая полоса и широкий динамический диапазон в режиме основной полосы (baseband) позволяют обеспечить соответствие требованиям к кабельной инфраструктуры стандарта DOCSIS 3.1 с полным максимальным спектром 1.791 ГГц. При помощи интерполирующего фильтра с коэффициентом интерполяции 2× (FIR85) AD9164 может быть сконфигурирован для работы с пониженной частотой передачи данных и пониженной тактовой частотой для сокращения общей потребляемой мощности системы и смягчения требований к фильтрации. В режиме смесителя (Mix-Mode™) AD9164 может использоваться для воссоздания РЧ сигналов во второй и третьей зонах Найквиста на частотах до 7.5 ГГц при сохранении превосходного динамического диапазона. Выходной ток может программироваться в диапазоне от 8 мА до 38.76 мА. Интерфейс данных AD9164 включает в себя до восьми линий JESD204B SERDES, количество и скорость передачи в которых программируется в соответствии с требованиями конкретного приложения.

Для конфигурирования и контроля состояния всех внутренних регистров AD9164 имеет последовательный периферийный интерфейс (SPI). AD9164 выпускается в корпусах CSP_BGA со 165 шариковыми контактами (8.0 мм × 8.0 мм, шаг между контактами 0.5 мм) или 169 шариковыми контактами (11 мм × 11 мм, шаг между контактами 0.8 мм). Имеется опция для свинцовой пайки.

Области применения

• Широкополосные системы связи
  • DOCSIS 3.1: головные станции кабельных модемов (CMTS)/ видео по запросу (VOD)/граничные квадратурные амплитудные модуляторы (EQAM)
• Инфраструктура систем беспроводной связи
  • W-CDMA, LTE, LTE-A, радиорелейные линии

The AD9213 is a single 12-bit, 10.25 GSPS, RF analog-to-digital converter (ADC) with a 6.5 GHz input bandwidth. The AD9213 has been optimized to support high dynamic range frequency and time domain applications requiring wide instantaneous bandwidth and low code error rates (CER). The AD9213 features a 16-lane JESD204B interface to support its maximum bandwidth capability.

The AD9213 achieves industry leading dynamic range and linearity performance while consuming only 5 W. Based on an interleaved pipeline architecture, the AD9213 features a proprietary calibration and randomization technique that suppresses interleaving spurious artifacts into its noise floor. The excellent linearity performance of the AD9213 is preserved by a combination of on-chip dithering and calibration resulting in excellent spurious free performance over a wide range of input signal conditions.

Applications requiring less instantaneous bandwidth can benefit from the on-chip digital signal processing (DSP) capability of the AD9213 that reduces the output data rate along with the number of JESD204b lanes required to support it. The DSP path includes a digital downconverter (DDC) with a 48-bit, numerically controlled oscillator (NCO) followed by an I and Q digital decimator stage allowing for selectable decimation rates that are factors of two or three. For fast frequency hopping applications, the AD9213 NCO supports up to 16-profile settings with separate trigger input allowing for wide surveillance frequency coverage but at a reduced JESD204B lane count.

The AD9213 also supports sample accurate multichip synchronization that also includes synchronization of the NCOs. The AD9213 will be offered in a 192 flip-chip ball grid array (FcBGA) package. The AD9213 is specified over a junction temperature range of −10°C to +115°C.

The AD9172 is a high performance, dual, 16-bit digital-to-analog converter (DAC) that supports DAC sample rates to 12.6 GSPS. The device features an 8-lane, 15 Gbps JESD204B data input port, a high performance, on-chip DAC clock multiplier, and digital signal processing capabilities targeted at single-band and multiband direct to radio frequency (RF) wireless applications.

The AD9172 features three complex data input channels per RF DAC that are bypassable. Each data input channel includes a configurable gain stage, an interpolation filter, and a channel numerically controlled oscillator (NCO) for flexible, multiband frequency planning. The device supports up to a 1.5 GSPS complex data rate per input channel and is capable of aggregating multiple complex input data streams up to a maximum complex data rate of 1.5 GSPS. Additionally, the AD9172 supports ultrawide bandwidth modes bypassing the channelizers to provide maximum data rates of up to 3.08 GSPS (with 16-bit resolution) and 4.1 GSPS (with 12-bit resolution).

The AD9172 is available in a 144-ball BGA_ED package.

Product Highlights

1. Supports single-band and multiband wireless applications with three bypassable complex data input channels per RF DAC at a maximum complex input data rate of 1.5 GSPS. One independent NCO per input channel.
2. Ultrawide bandwidth channel bypass modes supporting up to 3 GSPS data rates with 16-bit resolution and 4 GSPS with 12-bit resolution.
3. Low power dual converter decreases the amount of power consumption needed in high bandwidth and multichannel applications.

Applications

• Wireless communications infrastructure
  
  • Multiband base station radios
  • Microwave/E-band backhaul systems
• Instrumentation, automatic test equipment (ATE)
• Radars and jammers

AD9208 – это двухканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 3 GSPS. Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Этот продукт разработан для применения в системах связи с непосредственной оцифровкой широкополосных аналоговых сигналов до 5 ГГц. Ширина полосы входного каскада АЦП по уровню −3 дБ составляет 9 ГГц. AD9208 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Два ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Входы аналоговых сигналов и сигнала синхронизации являются дифференциальными. Выходы данных АЦП подключены к четырем цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя до пяти каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе NCO и до четырех полуполосных децимирующих фильтров. NCO предоставляет возможность выбора до трех предустановленных диапазонов припомщи контактов ввода/вывода общего назначения (GPIO). Управление рабочими режимами DDC осуществляется через программируемые по SPI профили.

В дополнение к блокам DDC AD9208 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования результата преобразования в регистре 0x0245 АЦП. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП. Помимо битов быстрого детектирования AD9208 также обеспечивает функцию мониторинга уровня сигнала. Блок мониторинга предоставляет дополнительную информацию о сигнале, оцифровываемом АЦП.

В зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства пользователи могут сконфигурировать высокоскоростной последовательный интерфейс вывода JESD204B подкласса 1 для работы с одной, двумя, четырьмя или восемью линиями данных. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов.
AD9208 имеет широкие возможности управления энергопотреблением, которые позволяют при необходимости добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс последовательного порта SPI.

AD9208 выпускается в бессвинцовом корпусе BGA со 196 шариковыми контактами и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +85°C. Продукт защищен патентом США.
Обратите внимание на то, что для обозначения многофункциональных выводов, например, FD_A/GPIO_A0, в техническом описании может использоваться как полное наименование, так и наименование отдельно взятой обсуждаемой функции, например, FD_A.

Ключевые особенности продукта

1. Широкая полоса входного каскада (9 ГГц по уровню -3 дБ) позволяет выполнять непосредственную оцифровку радиочастотных сигналов примерно до 5 ГГц.
2. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
3. Быстрое переключение NCO при помощи выводов GPIO.
4. Управление различными параметрами и функциями компонента через SPI для удовлетворения требований конкретной системы.
5. Программируемый детектор выхода за границы рабочего диапазона и функция мониторинга сигнала.
6. Интегрированный диодный датчик температуры для управления тепловым режимом системы.
7. Корпус BGA со 196 контактами, 12 мм × 12 мм

Области применения

• Многодиапазонные, мультирежимные цифровые приемники с разнесенным приемом
• 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A
• Электронная контрольно-измерительная аппаратура
• Радары с фазированными антенными решетками и средства радиоэлектронной борьбы
• Приемники восходящего канала кабельных сетей DOCSIS 3.0
• Цифровые приемники обратного канала гибридных коаксиальных-оптоволоконных сетей

ADRF5024 – это отражающий однополюсный ключ на два направления (single-pole double-throw, SPDT), изготавливаемый по кремниевой технологии.

Компонент работает в полосе частот от 100 МГц до 44 ГГц, обеспечивая уровень вносимых потерь менее 1.7 дБ и коэффициент развязки 35 дБ. ADRF5024 поддерживает работу с мощностями радиочастотных (РЧ) входных сигналов на входе до 27 дБм, как при сквозном тракте, так и в режиме “горячей” коммутации.

ADRF5024 потребляет ток 120 мкА от источника отрицательного напряжения питания −3.3 В и всего 14 мкА от источника положительного напряжения питания +3.3 В. Линии управления компонента совместимы с логическими уровнями КМОП и LVTTL (низковольтная ТТЛ).

ADRF5024 совместим по выводам с ADRF5025 – версией, имеющей низкую частоту среза и работающей в диапазоне частот от 9 кГц до 44 ГГц.

Порты РЧ сигналов ADRF5024 согласованы с характеристическим сопротивлением 50 Ом. При применении в сверхширокополосных продуктах дополнительной оптимизации характеристик вносимых потерь и потерь на отражение в области высоких частот можно достичь путем согласования с импедансом РЧ линий передачи. Дополнительную информацию см. в разделах Electrical Specifications (Электрические Спецификации), Typical Performance Characteristics (Типичные Характеристики) и Applications Information (Информация о Применении) технического описания.

ADRF5024 выпускается в отвечающем требованиям RoHS 12-контактном корпусе LGA (land grid array), имеющем габариты 2.25 мм × 2.25 мм, и способен работать в температурном диапазоне от −40°C до +105°C.

Области применения

• Промышленные сканеры
• Контрольно-измерительная аппаратура
• Инфраструктура сетей сотовой связи: 5G, миллиметровый диапазон
• Военные средства радиосвязи, радиолокации и радиоэлектронного противодействия
• Радиорелейные линии диапазона СВЧ и спутниковые терминалы с очень маленькой апертурой антенны (VSAT)

HMC8192 is a passive wideband I/Q MMIC mixer that can be used either as an image reject mixer for receiver operations or as a single sideband upconverter for transmitter operations. With an RF and LO range of 20 GHz to 42 GHz, and an IF bandwidth of  DC to 5 GHz, the HMC8192 is ideal for applications requiring wide frequency range, excellent RF performance, and a simpler design with fewer parts and a smaller printed circuit board (PCB) footprint. A single HMC8192 can replace multiple narrowband mixers in a design.

The inherent I/Q architecture of the HMC8192 offers excellent image rejection and thereby eliminates the need for expensive filtering for unwanted sidebands. The mixer also provides excellent LO to RF and LO to IF isolation and reduces the effect of LO leakage to ensure signal integrity.

Being a passive mixer, the HMC8192 does not require any DC power sources. It offers a lower noise figure compared to an active mixer, ensuring superior dynamic range for high performance and precision applications.

The HMC8192 is fabricated on a GaAs MESFET process and uses Analog Devices, Inc., mixer cells and a 90-degree hybrid. It is available in a compact 4 mm × 4 mm, 25-lead LGA package and operates over a −40°C to +85°C temperature range. An evaluation board for this device is also available.

Applications

• Test and Measurement Instrumentation
• Military, Radar and Aerospace 

The ADF5356 allows implementation of fractional-N or integer N phase-locked loop (PLL) frequency synthesizers when used with an external loop filter and an external reference frequency. The wideband microwave VCO design permits frequency operation from 6.8 GHz to 13.6 GHz at one radio frequency (RF) output. A series of frequency dividers at another frequency output permits operation from 53.125 MHz to 6800 MHz.

The ADF5356 has an integrated VCO with a fundamental output frequency ranging from 3400 MHz to 6800 MHz. In addition, the VCO frequency is connected to divide by 1, 2, 4, 8, 16, 32, or 64 circuits that allow the user to generate RF output frequencies as low as 53.125 MHz. For applications that require isolation, the RF output stage can be muted. The mute function is both pin- and software-controllable.

Control of all on-chip registers is through a simple 3-wire interface. The ADF5356 operates with analog and digital power supplies ranging from 3.15 V to 3.45 V, with charge pump and VCO supplies from 4.75 V to 5.25 V. The ADF5356 also contains hardware and software power-down modes.

Applications

• Wireless infrastructure (LTE, W-CDMA, TD-SCDMA, WiMAX, GSM, PCS, DCS)
• Point to point and point to multipoint microwave links
• Satellites and very small aperture terminals (VSATs)
• Test equipment and instrumentation
• Clock generation

The circuit shown in Figure 1 is a broadband low distortion RF transmitter with a dual high speed TxDAC+ digital-to-analog converter (DAC), a wideband I/Q modulator, and an output driver amplifier.

The devices are well matched, and the direct interface between the DAC and the modulator, and between the modulator and the driver amplifier, offers a compact solution for many RF communications applications including 3G, 4G, and LTE.

The circuit shown in Figure 1 is an accurate 40 GHz, microwave power meter with a 45 dB range that requires only two components. The RF detector has an innovative detector cell using Schottky diodes followed by an analog linearization circuit. A low power, 12-bit, 1 MSPS analog-to-digital converter (ADC) provides a digital output on a serial peripheral interface (SPI) port.

A simple calibration routine is run before measurement operation, at the particular RF frequency of interest. The user can then operate the system in measurement mode. When in measurement mode, the CN-0366 Evaluation Software displays the calibrated RF input power that is applied at the input of the detector in units of dBm.

The total power dissipation of this circuit is less than 9 mW on a single 5 V supply. 

The PLL circuit shown in Figure 1 uses a 13 GHz Fractional-N synthesizer, wideband active loop filter and VCO, and has a phase settling time of less than 5 μs to within 5° for a 200 MHz frequency jump.

The performance is achieved using an active loop filter with 2.4 MHz bandwidth. This wide bandwidth loop filter is achievable because of the ADF4159 phase-frequency detector (PFD) maximum frequency of 110 MHz; and the AD8065 op amp high gain-bandwidth product of 145 MHz.

The AD8065 op amp used in the active filter can operate on a 24 V supply voltage that allows control of most wideband VCOs having tuning voltages from 0 V to 18 V.

Figure 1. Block Diagram of ADF4159, AD8065 Active Loop Filter, and 11.4 GHz to 12.8 GHz VCO. (Simplified Schematic: All Connections and Decoupling Not Shown)

This circuit is a complete implementation of a low noise microwave fractional-N PLL using the ADF4156 as the core fractional-N PLL device. The ADF5001 external prescaler is used to extend the frequency range of the PLL up to 18 GHz. An ultralow noise OP184 op amp with appropriate biasing and filtering is used to drive a microwave VCO to implement a complete low noise PLL at 12 GHz with a measured integrated phase noise of 0.35 ps rms. This function is typically used to generate the local oscillator frequency (LO) for applications such as microwave point-to-point systems, test and measurement equipment, automotive radar, and military applications. 

 

Figure 1. Low Noise Microwave Fractional-N PLL (Simplified Schematic: All Connections and Decoupling Not Shown)

The circuit block diagram shown in Figure 1 is a low phase noise translation loop synthesizer (also known as an offset loop). This circuit translates the lower 100 MHz reference frequency of the

ADF4002 phase locked loop (PLL) up to a higher frequency range of 5.0 GHz to 5.4 GHz, as determined by the frequency of the local oscillator (LO).

The translation loop synthesizer has very low phase noise (<50 fs) in contrast to a synthesizer using only a PLL. The low phase noise is because of the very low N value used by the ADF4002 integer-N PLL, which controls the voltage controlled oscillator (VCO). In this example, the ADF4002 phase frequency detector (PFD) runs at 100 MHz, and N = 1, yielding phase noise performance that is not limited by the N value of the PLL.

The ADS7-V2 Evaluation Board was developed to support the evaluation of Analog Devices high speed A/D converters, D/A converters and Transceivers with JESD204B bit rates up to 13.1 Gbps. The Quick Start Wiki site listed below provides a high level overview of the platform. In addition, each use case of the board has its own section (e.g. Using the ADS7-V2 for High Speed A/D Converter Evaluation). The ADS7-V2 is intended to be used only with specified Analog Devices Evaluation Boards. The ADS7-V2 is not intended to be used as a development platform, and no support is available for standalone operation. Please refer to Xilinx and its approved distributors for FPGA Development Kits

AD-FMCOMMS5-EBZ – это быстродействующий аналоговый модуль, разработанный для демонстрации работы AD9361 в приложениях с несколькими входами и несколькими выходами (MIMO). AD9361 – это высококачественный, обладающий высокой степенью интеграции радиотрансивер, который работает в диапазоне частот от 70 МГц до 6 ГГц. Он поддерживает ширину полосы каналов от <200 кГц до 56 МГц. AD-FMCOMMS5-EBZ состоит из двух устройств AD9361, позволяя создать систему MIMO 4×4. Данная платформа предназначена для того, чтобы дать возможность макетирования и разработки многих приложений программно-определяемого радио, таких как активные антенны, формирование диаграммы направленности, системы радиопеленгации. Плата AD-FMCOMMS5-EBZ имеет как широкополосные каналы, перекрывая полный диапазон 6 ГГц, так и узкополосные каналы, согласованные на 2,4 ГГц. AD-FMCOMMS5-EBZ также содержит два ключа ADG918, которые необходимы для создания матрицы калибровки между двумя AD9361. Данная матрица объединена с ПО с интерфейсом прикладного программирования (API) от Analog Devices, позволяя обеспечить полную цифровую и ВЧ синхронизацию между двумя AD9361. Предоставляемое ПО также поддерживает независимую полноценную настройку обоих AD9361.

AD-FMCOMMS5-EBZ поддерживает возможность подключения как широкополосных, так и узкополосных входов и выходов, что позволяет радиоинженерам подключить AD9361 к испытательному стенду (векторному анализатору сигналов, генератору сигналов и т. д.) и измерить характеристики в узкой полосе, а предоставляемое ПО дает инженерам-программистам и специалистам по системной архитекторе возможность быстрого макетирования во всем диапазоне работы 6 ГГц. Дополнительно AD-FMCOMMS5-EBZ позволяет подать сигнал внешнего гетеродина, расположенного на плате, на оба AD9361, что может улучшить ВЧ характеристики.

Области применения

• Разработка общего назначения, подходящая для любого приложения программно-определяемого радио
• Системы MIMO
• Формирование диаграммы направленности и радиопеленгация
• Системы связи «точка-точка»
• Базовые станции фемто-/пико-/микросот

Оценочная плата AD-FMCOMMS6-EBZ – это приёмник диапазона от 400 МГц до 4,4 ГГц, построенный на базе сдвоенного 16-разрядного аналого-цифрового преобразователя (АЦП) AD9652, сдвоенного дифференциального усилителя сигналов ВЧ/ПЧ с большим динамическим диапазоном ADL5566 и квадратурного демодулятора ADL5380.

В этом приёмнике используется архитектура прямого преобразования с квадратурной демодуляцией (также известная как синхронное детектирование или с нулевой ПЧ). Радиоприёмники с прямым преобразованием осуществляют ровно одно частотное преобразование, в то время как супергетеродинные приёмники делают несколько преобразований частоты. Применение одного частотного преобразования является предпочтительным, т.к.:

• Снижение сложности приемника и уменьшение количества необходимых каскадов позволяет улучшить характеристики и снизить энергопотребление
• Отсутствуют проблемы с подавлением помех по зеркальному каналу и нежелательными продуктами смешения

Данная топология будет обеспечивать подавление помех от зеркального канала и реализацию режима дифференциальных сигналов в ранних каскадах. Каскад усиления поддерживает на входе АЦП максимальный сигнал. Гетеродин и схема тактирования АЦП, расположенные на плате, генерируют одинаковый опорный сигнал, предотвращая его "размазывание". Форм фактор платы совместим со стандартом VITA57, а питание для неё поступает от платы сбора данных через разъем FMC. Данная оценочная плата демонстрирует схему высококачественного приемника, предназначенного для военных и коммерческих радаров, используя имеющиеся в продаже компоненты. Схема имеет ширину полосы 220 МГц с неравномерностью в полосе пропускания ±1,0 дБ. Отношение сигнал/шум (SNR) и динамический диапазон, свободный от гармоник (SFDR), измеренные на ПЧ 145 МГц, равны 64 дБ и 75 дБн, соотвественно.