高速差動ADCドライバの「交通規則」

私たちアプリケーション・エンジニアには、差動入力を備えた高速A/Dコンバータ（ADC）の駆動に関するさまざまな質問がひっきりなしに届きます。実際、適正なADCドライバや構成を選択するのは容易なことではありません。堅牢なADC回路の設計をいくらかでも簡素化するために、私たちは一連の陥りやすい問題点や事故例と、そのソリューションを蓄積してきました。本稿では、実際にADCを駆動する回路、すなわちADCドライバや差動アンプなどのさまざまな名称で呼ばれている回路が、高速信号の処理の成否を左右するものであることを前提に話を進めます。

はじめに

現代の高性能ADCの大半は、差動入力を使ってコモンモード・ノイズと干渉を除去し、ダイナミック・レンジを従来の2倍に拡大するとともに、バランス信号伝送によって性能全体を改善しています。差動入力を持つADC は、シングルエンド入力信号も処理することができますが、最適なADC性能は入力信号が差動のときに達成可能です。ADCドライバ回路は、その要求に合う信号を提供するように特別に設計されることがよくあり、振幅スケーリング、シングルエンド／差動変換、バッファ処理、コモンモード・オフセット電圧の調整、フィルタ処理など、多くの重要な機能を実行します。 AD8138の発売以来、差動ADCドライバはデータ・アクイジション・システムにとって不可欠なシグナル・コンディショニング部品となっています。

基本的な電圧帰還型の完全差動ADCドライバを、図1に示します。これは、従来の帰還型オペアンプ回路とは2つの点で異なります。差動ADCドライバには、通常のオペアンプに対し、出力端子V_ONと入力端子V_OCMが追加されています。これらの端子により、差動入力を持つADCに信号をインターフェースする場合、柔軟性が大幅にアップします。

差動ADCドライバは、シングルエンド出力の代わりにV_OPとV_ON間のバランス差動出力を生成します（V_OCMを基準）。Pは正相、Nは逆相を示しています。V_OCM入力は、出力コモンモード電圧を設定します。入力と出力が規定の制限範囲内にある限り、出力コモンモード電圧はV_OCM入力に印加された電圧と等しくなります。アンプ入力端子V_A+、V_Aの電圧は、負帰還と高オープン・ループ・ゲインによってほぼ同じ値になります。

以下の説明で、いくつかの定義とその重要性を示します。入力信号が平衡している場合、共通リファレンス電圧点を基準にV_IPとV_INの公称振幅は等しくなりますが、位相が逆になります。入力がシングルエンドのときは、どちらかかの入力が固定電圧となり、ほかの電圧はそれを基準に変動します。いずれの場合も、入力信号はV_IP－V_INと定義します。

差動モード入力電圧V_IN,dmとコモンモード入力電圧V_{IN, cm}を式1と式2に定義します。

(1, 2)

このコモンモードに関する定義は、バランス入力についてはもちろん、シングルエンド入力に対しても有効です。

出力も差動モードとコモンモードを持ち、式3と式4のように定義されます。

(3, 4)

ここでは、出力コモンモード・レベルを設定するV_OCM入力端子と、実際の出力コモンモード電圧V_{OUT, cm}との違いに注意してください。

差動ADCドライバの解析は、従来のオペアンプの場合よりもかなり複雑なものとなります。式を簡単にするために、便宜上、2つの帰還率β₁、β₂を式5と式6のように定義します。

(5, 6)

ほとんどのADCアプリケーションではβ₁＝β₂ですが、ベータ・ミスマッチが性能にどのように影響するか直観的に理解することが必要であり、そのためにはV_IP、V_IN、V_OCM、β₁、β₂に関するV_{OUT, dm}の一般的なクローズド・ループ式が役に立ちます。V_{OUT, dm}の式（式7）には、アンプの有限な周波数依存のオープン・ループ電圧ゲイン項A(s)が含まれています。

(7)

β₁≠β₂のとき差動出力電圧はV_OCMに依存しますが、この場合、差動出力でオフセットと過大なノイズが生成されるので、望ましくない結果が生じます。電圧帰還アーキテクチャのゲイン帯域幅積は一定です。面白いことに、ゲイン帯域幅積のゲインは2つの帰還率の平均の逆数となります。

β₁＝β₂≡βのとき、式7を簡単にすると式8のように表せます。

(8)

これはかなり馴染みのある式です。A(s) → ∞のとき、理想的なクローズド・ループ・ゲインはR_F/R_Gとして簡単に表されます。ゲイン帯域幅積の式もかなり馴染みのあるもので、従来のオペアンプと同様、ノイズ・ゲインは1/βです。

帰還率がマッチした差動ADCドライバの理想的なクローズド・ループ・ゲインは、式9で表されます。

(9)

差動ADCドライバの重要な性能評価尺度である出力の平衡性には、振幅バランス、位相バランスという2つの要素があります。振幅バランスは、2つの出力の振幅がどれだけマッチングするかを示しており、理想的なアンプでは振幅が正確に一致します。出力の位相バランスは、2つの出力の位相差がどれだけ180°に近いかを示します。出力振幅または位相振幅がアンバランスの場合、出力に好ましくないコモンモード成分が生成されます。出力バランス誤差（式10）は、差動入力信号で生成される出力コモンモード電圧と、その入力信号で生成される出力差動モード電圧との比の対数表示であり、dB単位で表されます。

(10)

内部のコモンモード帰還ループは、V_{OUT, cm}とV_OCM入力への電圧が等しくなるように動作します。これで優れた出力バランスを達成できます。

ADCドライバ入力の終端

ADCドライバは、高速信号を処理するシステムで頻繁に使用されます。信号波長より長い距離で離れたデバイス間では、シグナル・インテグリティの喪失を防ぐために、コントロールされたインピーダンスの伝送ラインで接続する必要があります。最良の性能は、伝送ラインが特性インピーダンスの両端で終端されたときに達成されます。ドライバは一般にADCの近くに配置されるので、両デバイス間でのコントロールされたインピーダンスは必要ありません。ただし、ADCドライバ入力への受信信号接続は、コントロールされたインピーダンスによる接続（適切な抵抗に終端される）が必要なほど長くなる場合がよくあります。

ADCドライバの入力抵抗は、差動であれシングルエンドであれ、所望の終端抵抗と同等かそれ以上のものとし、終端抵抗RTをアンプ入力と並列に接続して必要な抵抗値を達成できるようにします。この例に示すADCドライバはすべて、帰還比がバランスするよう設計されています（図2を参照）。

2つのアンプ入力間の電圧差は負帰還によってゼロとなるため、これらは仮想ショート状態で、差動入力抵抗RINは単に2×R_Gとなります。伝送ラインの抵抗R_Lをマッチングするために、式11に示す抵抗R_Tを差動入力間に接続します。図3は、代表的な抵抗値R_F（200Ω）、R_G（200Ω）、所望の抵抗R_{L, dm}（100Ω）、R_T（133Ω）を示しています。

(11)

シングルエンド入力を終端するには、もっと多くの手間を要します。図4は、シングルエンド入力と差動出力を持つADCドライバの動作を示しています。

入力はシングルエンドですが、V_{IN, dm}はV_INと等しい入力です。抵抗R_FとR_Gは等しく、平衡しているので、ゲインはユニティ・ゲインであり、差動出力V_OPV_ONは入力と等しく、4Vp-pとなります。V_{OUT, cm}はV_OCM（2.5V）と等しく、下側の帰還回路により入力電圧V_A+とV_A－はV_OP/2と等しくなります。

式3と式4を使用すると、V_OP＝V_OCM＋V_IN/2であり、同相電圧の振幅は2.5Vを中心に±1Vとなります。また、V_ON＝V_OCM－V_IN/2であり、逆相電圧の振幅は2.5Vを中心に±1Vです。したがって、V_A+とV_Aの振幅は1.25Vを中心に±0.5Vとなります。V_INで供給する電流のAC成分は（2V－0.5V）/500Ω＝3mAなので、マッチングが必要なグラウンドに対する抵抗値は、V_INから見て667Ωとなります。

各ループの帰還率をマッチングするときにこのシングルエンド入力抵抗を求める一般式を式12に示します。ここでR_{IN, se}はシングルエンド入力抵抗です。

(12)

ここで終端抵抗の計算を始めますが、まず、アンプ・ゲインの式がゼロ・インピーダンス入力信号源をベースにしている点に留意する必要があります。シングルエンド入力に起因するアンバランスの環境下で、マッチングが必要となる重要なソース・インピーダンスは、回路上側のR_Gにのみ抵抗値を付加します。平衡を維持するには、抵抗を下側R_Gに追加してこのマッチングを行う必要がありますが、そうするとゲインに影響を与えます。

シングルエンド信号の終端を行うためには、クローズド型のソリューションを採用することもできますが、一般には反復法が使用されます。この必要性については次の例で明らかにします。

図5の場合、低ノイズを維持するために、シングルエンド／差動ゲインが1であること、50Ωの入力終端、200Ω近辺の値を持つ帰還／ゲイン抵抗が必要です。

式12から、シングルエンド入力抵抗は267Ωとなります。また、式13により、267Ωの入力抵抗を50Ωまで下げるために並列抵抗R_Tを61.5Ωにする必要があります。

(13)

図6はソース抵抗と終端抵抗を備えた回路を示しています。50Ωの抵抗を持つソースの解放端電圧は2Vp-pです。ソースが50Ωに終端されると、入力電圧は1Vp-pに下がります。この電圧はユニティ・ゲイン・ドライバの差動出力電圧でもあります。

この回路は一見完全なものにみえるかも知れませんが、50Ωと並列に61.5Ωのマッチしていない抵抗が上側のR_Gにのみ追加されています。そのため、ゲインとシングルエンド入力の抵抗が変わり、帰還率にミスマッチが起きます。小さなゲインの場合、入力抵抗の変化が小さいためとりあえずこのミスマッチは無視されますが、帰還率はマッチングしている必要があります。これを達成する最も簡単な方法は、下側R_Gに抵抗を加えることです。図7は、上記の並列組合せがソース抵抗として作動するテブナン（Thevenin）等価回路を示しています。

この置換えで、27.6Ωの抵抗R_TSを下側ループに加えて、帰還率をマッチングさせます（図8を参照）。

ここでは、1.1Vp-pのテブナン電圧が1Vp-pの適正終端電圧より大きく、ゲイン抵抗がそれぞれ27.6Ω増大してクローズド・ループ・ゲインが低下している点に注意してください。これらの逆の効果は、大きな抵抗（＞1kΩ）と小さなゲイン（1または2）の場合、互いに相殺する傾向がありますが、小さな抵抗または高いゲインの場合は完全に相殺するわけではありません。

図8の回路の解析は簡単であり、差動出力電圧は式14で求められます。

(14)

差動出力電圧は所望の1Vp-pには達していませんが、式15に示すように帰還抵抗を変更して最終的なゲイン調整を個別に行うことができます。

(15)

図9は完成した回路であり、標準の1%抵抗値で実装されています。

解説: 図9を参照すると、R_FとR_Gが変わったためにドライバのシングルエンド入力抵抗R_{IN, se}が変化しています。ドライバのゲイン抵抗は上側ループで200Ωであり、下側ループで200Ω＋28Ω＝228Ωです。異なるゲイン抵抗値を持つR_{IN, se}の計算には、式16と式17に示すように、最初に計算する2つのベータ値が必要になります。

(16)

(17)

入力抵抗R_IN,seは式18のように計算します。

(18)

これは元の計算値の267Ωにほぼ近い値であり、R_IN,seはR_Tと並列接続されているため、R_Tの計算に大きな影響はありません。

もっと正確なトータル・ゲインが必要な場合は、高精度抵抗、あるいは直列のトリム抵抗を使用できます。

1倍または2倍のクローズド・ループ・ゲインを得るには、ここで説明した方法を一度実行するだけで十分です。もっと大きなゲインの場合は、R_TSの値がR_Gの値に近づき、式12で計算したR_{IN, se}と式18で計算したRIN, seの値の差は大きくなります。これらの場合は何回か反復が必要となりますが、その作業が大変すぎては困ります。

最近発表された差動アンプ計算ツールのADIsimDiffAmp（参考文献2）とADI Diff Amp Calculator（参考文献3）はダウンロードできるので、骨の折れる仕事はすべて任せることができます。これらのツールを使って、上述した計算をわずか数秒で実行できます。

入力コモンモード電圧範囲

入力コモンモード電圧範囲（ICMVR）は、通常動作で差動アンプ入力に印加できる電圧の範囲を示しています。この入力に現れる電圧は、ICMV、V_acm、またはV_A±などと表されます。この仕様については、間違った理解がなされている場合がよくあります。差動アンプ入力の実際の電圧を決めること、特に入力電圧を基準にそれを決める作業で間違えることが多いのです。変数V_{IN, cm}、β、およびV_OCMがわかっていれば、βの値が異なる場合には一般式19を、βの値が同じならば簡素な式20を使ってアンプ入力電圧（V_A±）を計算できます。

(19)

(20)

V_Aは常に入力信号の小振幅バージョンとなりますが（図4を参照）、このことを覚えておくと便利かも知れません。入力コモンモード電圧の範囲はアンプの種類によって異なります。アナログ・デバイセズの高速差動ADCドライバには、センター型（centered）、シフト型（shifted）という2つの入力段構成があります。センター型ADCドライバは、各電源レールから内側へ約1Vのヘッドルームを必要とします（このため、センター型と呼ぶ）。シフト型入力段は2つのトランジスタを加えて、入力が－V_Sレール近くまでスイングできるようにします。図10は、代表的な差動アンプ（Q2、Q3）の簡略入力回路図です。

シフト型入力アーキテクチャを使用すれば、差動アンプは単電源で駆動されているときでもバイポーラ入力信号を処理できるため、グラウンド以下の入力を持つ単電源アプリケーションに最適です。入力の追加されたPNPトランジスタ（Q1、Q4）は、差動ペアへの入力をV_be 1トランジスタ分だけシフトアップします。たとえば、－INに－0.3Vが印加されると、ポイントAは0.7Vになって、差動ぺアは適正に動作できます。PNPがないと（センター型入力段）、ポイントAの－0.3VでNPN差動ペアは逆バイアスされ、通常動作が停止します。表1に、アナログ・デバイセズ製ADCドライバの各種仕様のクイック・リファレンスを示しています。

表を見ればすぐにわかるように、ドライバにはシフトICMVRと非シフトICMVRがあります。

表1. 高速ADCドライバの仕様

入出力の結合：ACかDCか

AC結合とDC結合のどちらが必要かは、差動ADCドライバの選択に大きく影響する可能性があります。考慮する事項は入力結合と出力結合で異なります。

図11にAC結合入力段を示します。

AC結合入力を持つ差動入力／差動出力アプリケーションの場合、アンプ入力端子に現れるDCコモンモード電圧は、DC出力コモンモード電圧と等しくなります。これは、DC帰還電流が入力コンデンサによってブロックされるからです。また、DCの帰還率はマッチングして、ユニティ（ゲイン１）に等しくなります。V_OCM（結果的には、DC入力コモンモード）は、電源中央値近くに設定されることがほとんどです。センター型入力コモンモード範囲を持つADCドライバは、入力コモンモード電圧が規定範囲の中央付近の値をとるこのタイプのアプリケーションに最適です。

AC結合シングルエンド入力／差動出力アプリケーションは、対応する差動入力アプリケーションに似ていますが、アンプ入力端子にコモンモード・リップル（減衰した入力信号の相似波形）が発生します。センター型入力コモンモード範囲を持つADCドライバは、入力コモンモード電圧の平均値をその規定範囲の中央値付近に設定すると、ほとんどのアプリケーションではリップルに対して多くのマージンを確保することができます。

入力結合が選べる場合は、AC結合入力を持つADCドライバの消費電力がDC結合入力を持つ同種のドライバよりも小さくなることに注意してください。これは、DCコモンモード電流がどちらの帰還ループにも流れないためです。

ADCドライバ出力のAC結合は、ドライバ出力で得られる電圧とは実質的に異なる入力コモンモード電圧がADCで必要な場合に役立ちます。V_OCMが電源の中央値付近に設定されていると、ドライバは最大出力振幅を発揮します。このことで問題が生じるのは、入力コモンモード電圧が非常に低い条件のもとで低電圧ADCを駆動するときです。この問題に対する簡単なソリューション（図12）は、ドライバ出力とADC入力間をAC結合してドライバ出力からADCのDCコモンモード電圧を除去することです。これによってADCに適したコモンモード・レベルを、AC結合のADC側で印加できます。たとえば、ドライバは単電源5Vで動作し、V_OCM＝2.5Vとします。ADCは単電源1.8Vで動作し、必要な入力コモンモード電圧0.9VがADC CMVにより印加されます。

シフト型入力コモンモード範囲を持つドライバは、一般に単電源で動作するDC結合システムで最良な動作を示します。これは、出力コモンモード電圧が帰還ループを介して分圧され、その変化する成分が負のレールであるグラウンドに近づくためです。シングルエンド入力では、入力コモンモード電圧が入力関連のリップルのために負のレールに近づく可能性さえあります。

両電源で動作し、シングルエンド入力あるいは差動入力、AC／DC結合を使用するシステムは、一般にヘッドルームが増すためどちらのタイプの入力段でも優れた動作を示します。

表2には、入力結合と電源のさまざまな組合せで使用される最も一般的なADC入力ドライバのタイプを示しています。ただし、これらの選択は必ずしもベストではないかもしれません。個別のシステムはケースバイケースで解析する必要があります。

表2. 結合と入力段の選択

出力振幅

ADCのダイナミック・レンジを最大化するには、入力信号をそのコンバータの最大入力レンジになるように設定する必要があります。しかし、この場合は注意が必要です。ADCを強力に駆動しすぎると入力を損ねる危険性があり、弱すぎると分解能が損なわれます。ADCを最大入力レンジにするということは、アンプ出力を最大レンジまでスイングさせるという意味ではありません。差動出力の大きな利点は、各出力の振幅（スイング）が従来のシングルエンド出力の半分で済むという点です。ドライバ出力は電源レールから離れた状態（小さい振幅）を維持できるので、歪みも低減できます。しかし、シングルエンドの場合はそうではありません。ドライバの出力電圧がレールに近づくと、アンプは直線性を失い、歪みを発生させます。

表1を見ると、出力電圧の最後の1ミリボルトまで必要なアプリケーションでは、かなり多くのADCドライバがレールtoレール出力を備えています。また、負荷にもよりますが、代表的なヘッドルーム（電源電圧からの動作余裕）は、数ミリボルトから数百ミリボルトの範囲にわたっています。

図13は、 ADA4932の周波数別の高調波歪みとV_OCMの関係を示しています。このデバイスは、出力振幅の典型値が各レールの1.2V以内に収まるようになっています（1.2Vのヘッドルーム）。出力振幅は、信号（1V）のV_OCMとV_PEAKを合計した大きさです。信号の歪みは2.8Vを過ぎる点から劣化が始まっています（3.8VPEAK：5Vレールより1.2V小さい値）。これより低い領域では、2.2V（－1V_PEAK）でもまだ低歪みの値を示しています。同じタイプの動作については、帯域幅とスルーレートを説明する際に触れることにします。

ノイズ

ADCは完全ではないので多くのノイズ要素、量子化ノイズ、電子ノイズ（ランダム・ノイズ）、高調波歪みなどを持っています。ノイズ特性はほとんどのアプリケーションで重要ですが、一般にブロードバンド・システムでは最も重要な性能指標とみなされます。

すべてのADCでは量子化ノイズが発生しますが、これはビット数（n）に依存しており、nが増えると量子化ノイズが減少します。理想的なコンバータでも量子化ノイズが発生するので、このノイズはランダム・ノイズや高調波歪みと比較するためのベンチマークとして使用されます。ADCドライバの出力ノイズは、ADCドライバのランダム・ノイズや歪みと同レベルかそれ以下に抑える必要があります。まず、ADCのノイズや歪みの特性を検討し、次にADCの性能とADCドライバのノイズをどのように比較・検討するか説明します。

量子化ノイズは、無限の分解能を持つアナログ信号を有限分解能のデジタル値として量子化するために生じるノイズです。nビットADCは、2ⁿのバイナリ・レベルを有しています。あるレベルと次のレベルの差は、分解できる最小の差を表します。これは最下位ビット（LSB）またはq（量子レベルquantum levelの頭文字）と呼ばれています。1ステップの量子レベルは、コンバータのレンジの1/2ⁿです。電圧の変化が完全なnビットADCで変換され、それがアナログ信号に戻されてADCの入力との差をとるとすれば、その差をノイズとみなすことができます。量子化ノイズのRMS値は次式で表されます。

(21)

この式から、ナイキスト帯域幅でのnビットADCの信号対量子化ノイズ比（dB）の対数式を導出できます（式22）。これはnビット・コンバータで達成可能な最高のS/N比です。

ADCのランダム・ノイズは熱ノイズ、ショット・ノイズ、フリッカ・ノイズが合わさったもので、一般に量子化ノイズより大きくなります。ADCの非直線性に起因する高調波歪みは、入力信号と高調波関係にある出力において、不要な信号を発生させます。全高調波歪み＋ノイズ（THD）は、ADCのフルスケール入力範囲に近いアナログ入力と電子ノイズ＋高調波歪みを比較するために重要なADC性能指標です。電子ノイズは、考慮対象になる最高次高調波の周波数を含む帯域幅について積分されます。ここでは、THDの「合計」は、2乗和の平方（RSS）により求められる最初の5つの高調波（２次～６次）歪み成分含んでいます（式23）。

(22)

(23)

入力信号はv₁とすると、最初の5つの高調波歪み積はv₂からv₆までであり、最後のv_nはADCの電子ノイズです。THD＋ノイズの逆数、すなわち信号／ノイズ＆歪み比（SINAD）は、一般にdB単位で表されます。

(24)

SINADを信号対量子化ノイズ比に置き換えれば（式22）、信号対量子化ノイズ比とSINADが同じ場合にコンバータの有効ビット数（ENOB）を定義できます。

(25)

ENOBは、式26に示すようにSINADを用いて表すこともできます。

(26)

ENOBを使ってADCドライバのノイズ性能とADCのノイズ性能を比較し、そのADCの駆動に対する適合性を判定することができます。差動ADCドライバのノイズ・モデルを図14に示します。

式27は一般的なケースに対応したもので、8つのソースの全出力ノイズ密度に対する寄与をそれぞれ表しています。ここでは、β₁＝β₂≡βとします。

(27)

全出力ノイズ電圧密度v_{no, dm}は、これらの成分の2乗和平方根を計算して求めます。全出力ノイズ電圧密度を計算する場合は、スプレッドシートに入力するのが一番良い方法です。新しいADI Diff Amp Calculator（参考文献3）は、ノイズ、ゲイン、その他の差動ADCドライバ動作を短時間で計算するツールであり、アナログ・デバイセズのウェブサイトから利用できます。

ADCドライバのノイズ性能はADCのENOBを使って比較できます。この手順の一例として、ゲイン2の差動ドライバの選択、評価を取り上げます。この場合、 AD9445 ADCは5V電源で動作し、2Vのフルスケール入力を備えています。この回路は、単極フィルタで制限された50MHz（－3dB）の帯域幅を占有するダイレクト結合ブロードバンド信号を処理します。各種条件に対応したENOB仕様を記載したデータシートから、50MHzのナイキスト帯域幅でENOB＝12ビットとなります。

ADA4939は、直接結合できる高性能なブロードバンド差動ADCドライバです。ところで、ノイズという観点からすると、これはAD9445を駆動するのに適したドライバでしょうか？データシートでは差動ゲインはほぼ2で、RF＝402Ω、RG＝200Ωを推奨しています。また、この場合の全出力電圧ノイズ密度を9.7nV√Hzと規定しています。

まず、一定の入力ノイズ電力スペクトル密度が与えられたときのシステム・ノイズ帯域幅B_Nを計算します。この帯域幅は、システム帯域幅を決める実際のフィルタと同じノイズ電力を出力する方形ローパスフィルタの等価帯域幅です。単極フィルタの場合は、ここに示されているようにB_Nは3dB帯域幅のπ/2倍となります。

(28)

次に、システム帯域幅について2乗平方根のノイズ密度を積分して、出力RMSノイズを求めます。

(29)

ノイズの振幅はガウス分布を示すものと仮定し、ピークtoピーク・ノイズに関する一般的な±3σの制限範囲を用いて（そのノイズ電圧は99.7%ぐらいの確率でその制限範囲内に存在します）、ピークtoピーク出力ノイズを計算します。

(30)

ここで、ドライバのピークtoピーク出力ノイズとAD9445の1LSB分の電圧を比較します。これは、式31に示すように12ビットのENOBと2Vのフルスケール入力範囲に基づいて行います。

(31)

ドライバのピークtoピーク出力ノイズは、12ビットENOBという点から見ると、ADCのLSBに相当します。したがって、ノイズという観点からすると、ドライバはこのアプリケーションにとって優れた選択肢といえます。最終的な決定は、ドライバ／ADCの組合せを試作し、テストしてから行います。

電源電圧

電源の電圧／電流について検討することで、ADCドライバの選択肢をうまく絞り込むことができます。表1には、電源から見たADCドライバの性能を参考用に簡潔にまとめています。電源電圧は、帯域幅や信号の振幅、ICMVRなどに影響します。仕様を慎重に考慮してトレードオフを検討することは、差動アンプの選択にとって重要です。

電源電圧変動除去比（PSR）は、もう一つの重要な仕様です。アンプ入力としての電源ピンの役割は、無視されることがよくあります。電源ラインのノイズ（電源ラインに結合するノイズ）は、出力信号を破綻させる可能性があります。

たとえば、電源ラインに60MHzで50mVp-pのノイズがのったADA4937-1について考えてみましょう。50MHzでのPSRは－70dBとなります。これは、電源ライン上のノイズがアンプの出力においておよそ16μVまで低減されることを意味します。1Vフルスケール入力を備えた16ビット・システムでは1LSBは15.3μVなので、これではLSBは電源ラインからのノイズに埋もれてしまうことになります。

こうした状況は、直列のSMTフェライト・ビーズ、L1/L2、シャント・バイパス・コンデンサC1/C2を加えることで改善できます。

50MHzで、フェライト・ビーズは60Ωのインピーダンスを持ち、10nF（0.01μF）コンデンサは0.32Ωのインピーダンスを持ちます。この2つの素子で構成されるアッテネータは、45.5dBのノイズの減衰を提供します。

(32)

このノイズ・アッテネータ（LPF）の減衰と－70dBのPSRにより、約115dBの除去比が与えられます。このため、ノイズは1LSBをはるかに下回る約90nV p-pにまで低減されます。

高調波歪み

周波数領域内の低い高調波歪み特性は、狭帯域システム、広帯域システムの両方にとって重要です。ドライバの非直線性は、アンプ出力で、シングル・トーンの高調波歪みとマルチトーン相互変調を生成します。

ノイズ解析例で用いるのと同じ方法を歪みの解析に適用でき、ADA4939の高調波歪みと、2Vフルスケール出力を備えたAD9445の12ビットENOBの1LSBとを比較します。ノイズ解析では、1ENOB LSBは488μVであることが示されています。

ADA4939仕様書の歪みに関するデータはゲイン2の場合のもので、周波数ごとに2次高調波と3次高調波を比較しています。表3は、ゲイン2での高調波歪みデータと2Vp-pの差動出力振幅を示しています。

表3. ADA4939の2次と3次の高調波歪み

表中のデータは、高調波歪みが周波数とともに増大していること、また当該帯域幅（50MHz）におけるHD2がHD3よりも多いことを示しています。高調波歪み積は対象周波数より高い周波数までなので、その振幅はシステム帯域の制限で低減できます。システムが50MHzのブリック・ウォール・フィルタ（急峻な減衰を持つ方形フィルタ）を備えている場合は、25MHzより高い周波数のみが重要です。高い周波数の高調波成分がすべてフィルタによって除去されるからです。それでも最大50MHzのシステムの評価を行うのは、現実のフィルタ機能では高調波を十分に抑止できず、歪み積が信号帯域幅に折り返される危険性があります。図16はADA4939の電源を変えた時の高調波歪みの周波数特性を示しており、出力電圧は2Vp-pです。

50MHzでのHD2は、2Vp-p入力信号を基準にして約88dBcです。高調波信号レベルを1ENOB LSBと比較するために、このレベルを電圧に変換する必要があります（式33を参照）。

(33)

この歪み積はわずか80μVp-pであり、1ENOBの16%です。歪みという観点からすると、ADA4939はAD9445 ADC用ドライバとしての有力な候補です。

ADCドライバは負帰還アンプなので、出力歪みはアンプ回路のループ・ゲインの大きさに左右されます。負帰還アンプに固有のオープン・ループ歪みは1/(1 + LG)倍で低減されます。この式のLGは使用可能なループ・ゲインです。

アンプの入力（誤差電圧）は、大きなフォワード電圧ゲインA(s)で乗算され、帰還率βを経て入力に入り、そこでは入力をサーボして誤差を最小限に抑えます。したがって、この種のアンプのゲインはA(s)×βです。ループ・ゲイン（A(s)、β、またはその両方）が減少すると、高調波歪みは増大します。電圧帰還アンプは、積分器と同様、直流あるいは低周波では大きなゲインA(s)を示し、アンプ固有の高い周波数にあるユニティ･ゲイン周波数に向かって1/fごとにロールオフするように設計されています。A(s)のロールオフに伴って、ループ・ゲインは低下し、歪みは増します。このため、高調波歪み特性はA(s)の逆数になります。

電流帰還アンプは、誤差電流を帰還信号として使用します。誤差電流は大きなフォワード・トランスインピーダンスT(s)で乗算されて出力電圧に変換されます。その出力電圧は帰還率1/R_Fを経て帰還電流に変換されます。これによって、入力誤差電流は最小限に抑えられる可能性があります。したがって、理想的な電流帰還アンプのループ・ゲインはT(s)×(1/R_F)＝T(s)/R_Fとなります。A(s)と同様、T(s)も大きなDC値を持ち、このロールオフに伴って周波数が増大し、ループ・ゲインが低下して、高調波歪みが増します。

ループ・ゲインも帰還率1/R_Fに直接左右されます。理想的な電流帰還アンプのループ・ゲインは、クローズド・ループ電圧ゲインに依存しないので、高調波歪み性能はクローズド・ループ・ゲインが増しても劣化しません。実際の電流帰還アンプの場合、ループ・ゲインはある程度クローズド・ループ・ゲインに影響されますが、それは電圧帰還アンプの場合ほど大きくありません。したがって、高クローズド・ループ・ゲインや低歪みを必要とするアプリケーションには、電圧帰還アンプよりもADA4927などの電流帰還アンプのほうが適しています。図17は、クローズド・ループ・ゲインが増大しても歪み性能がいかによく維持されるかを示しています。

帯域幅とスルーレート

帯域幅とスルーレートは、ADCドライバ・アプリケーションにとって特に重要です。一般に、デバイスの帯域幅は小信号帯域幅を意味しており、スルーレートは大信号振幅でのアンプ出力の最大変化率を表します。

ENOB（有効ビット数）に類似したEUBW（有効使用可能帯域幅）という略語は、帯域幅を表現するための新しい用語です。ADCドライバやオペアンプの多くは広い帯域幅仕様を謳っていますが、帯域幅全部が使用可能なわけではありません。たとえば、－3dBの帯域幅というのは、帯域幅を表す方法として旧来から使われていますが、これはすべての帯域幅が使用可能であることを示してはいません。－3dB帯域幅における振幅誤差と位相誤差は、実際に「ブレーク」する周波数に達するはるか1/10以上手前に検知することができます。実際には、何がアンプのEUBWで、その値をどうやって求めるのでしょうか？使用可能帯域幅を求める方法としては、データシートの歪み特性のプロットを参照することをお勧めします。

図18の例に示すように、2次／3次高調波で－80dBcより大きな値を維持するためには、このADCドライバを60MHzより大きな周波数で使用してはなりません。各アプリケーションは異なるので、十分な帯域幅と適正な歪み性能を備えたドライバにはシステム条件が指針となります。

大振幅信号特性のパラメータであるスルーレートは、アンプ出力が過剰な歪みなしに入力をトラッキングできる、変化率の最大値を表します。ここで、スルーレートという観点でサイン波出力を考えてみます。

(34)

ゼロ点交差時の式34の導関数（変化率）、すなわち最大変化レートは次式で表されます。

(35)

ここで、dv/dt maxはスルーレート、Vpはピーク電圧、fはフルパワー帯域幅（FPBW）です。FPBWは次式で求めます。

(36)

したがって、ADCドライバを選択するときは、ゲイン、帯域幅、スルーレート（FPBW）を考慮したうえで、アンプがアプリケーションに適しているか判断します。

安定性

差動ADCドライバの安定性に関する考慮事項は、オペアンプの場合と同じです。重要な仕様は位相余裕です。特定のアンプ構成の位相余裕はデータシートから判定できますが、実際のシステムでは、PCボード・レイアウトにおける寄生効果で位相余裕が大幅に低減する可能性があります。

電圧負帰還アンプの安定性は、ループ・ゲインA(s)×βの大きさと符合に左右されます。差動ADCドライバは一般的なオペアンプ回路よりいくらか動作が複雑になりますが、これは2つの帰還率があるためです。ループ・ゲインは式7と式8の分母に含まれています。式37は、マッチングしていない帰還率（β₁≠β₂）の場合のループ・ゲインを表しています。

(37)

帰還率がマッチングしていない場合、有効な帰還率は単に2つの帰還率の平均値となります。その2つがマッチして、βとして定義されると、ループ・ゲインはA(s)×βと単純に表すことができます。

帰還アンプを安定させるには、そのループ・ゲインを－1にならないようにするか、それと同等の措置として－180°の位相シフトで振幅を1とします。電圧帰還アンプの場合、ループ・ゲインの大きさがそのオープン・ループ・ゲイン周波数のプロット上で1（すなわち、0dB）となる地点は、A(s)の大きさが帰還率の逆数となる地点です。基本的なアンプ・アプリケーションでは、帰還は純粋に抵抗性のもので、帰還ループの周りに位相シフトはいっさい発生しません。マッチした帰還率では、帰還率1＋R_FGの逆数（周波数独立の逆数）がノイズ・ゲインと呼ばれることがよくあります。一定のノイズ・ゲイン（dB）をオープン・ループ・ゲインA(s)と同じグラフにプロットした場合、2つの線が交差する周波数はループ・ゲインが1（0dB）の時です。その周波数のA(s)の位相と－180°位相の差は、位相余裕と定義されています。安定した動作を得るには、その値を45°以上に維持する必要があります。図19は、R_FG＝1（ノイズ・ゲイン＝1）の場合のADA4932のユニティ・ループ・ゲイン位置を示しています。

図19をさらに詳しく見ると、ADA4932はノイズ・ゲイン＝1のときに位相余裕が約50°であることがわかります（各ループで100%帰還）。ADCドライバをゼロ・ゲインで動作させるのは実用的ではありませんが、1以下の差動ゲイン（たとえば、R_F/R_G＝0.25、ノイズ・ゲイン＝1.25）で安定的に使用することができます。このことはすべての差動ADCドライバに当てはまるわけではありません。ADCドライバのデータシートはすべて、最小安定ゲインを記載しています。

電流帰還ADCドライバの位相余裕は、オープン・ループ応答からも判定することができます。電流帰還アンプはフォワード・ゲインA(s)の代わりにフォワード・トランスインピーダンスT(s)を用いており、誤差電流を帰還信号として使用しています。マッチした帰還抵抗を備えた電流帰還ドライバのループ・ゲインはT(s)/RFなので、T(s)＝R_Fのとき、電流帰還アンプのループ・ゲインの大きさは1（すなわち、0dB）となります。この地点は、電圧帰還アンプの場合と同様、オープン・ループ・トランスインピーダンス／位相のプロット上で、簡単に見つけることができます。1kΩまでの抵抗の比をプロットすれば、対数プロットで抵抗を表すことができます。図20は、R_F＝300Ωの場合の電流帰還ADCドライバADA4927のユニティ・ループ・ゲイン位置と位相余裕を示しています。

300Ωの帰還抵抗の横線がトランスインピーダンス曲線に交差する地点で、ループ・ゲインは0dBになります。この周波数では、T(s)の位相が約－135°であり、位相余裕が45°となっています。位相余裕と安定性はR_Fの増大に伴って大きくなり、R_Fの低減に伴って小さくなっています。従って電流帰還アンプは、常に十分な位相余裕を持つ純抵抗性の帰還を使用する必要があります。

PCBレイアウト

安定したADCドライバを設計できたら、それをPCボード上で実現する必要があります。位相余裕の一部はボードの寄生素子によって必ず失われるので、その要素は最小限に抑える努力をします。特に重要なのは、負荷容量、帰還ループのインダクタンス、加算ノードの容量です。これらの寄生リアクタンスによって、帰還ループに遅れ位相シフトが加わり、位相余裕が低下します。設計によっては、PCボードの不適切なレイアウトによって20°以上の位相余裕が失われます。

電圧帰還アンプでは、R_Fと加算ノードの容量で形成されるポールに起因する、位相シフトを最小限に抑えるために、可能な限り小さなR_Fを使用するのが最良の方法です。大きなR_Fが必要な場合は、各帰還抵抗の両端に並列に接続した小さなコンデンサC_Fで補償できます。この場合、各帰還抵抗は、R_FC_Fと加算ノード容量のR_G倍が等しくなるような値を持つものとします。

PCBレイアウトは、必然的に設計の最終ステップの1つとなります。残念なことに、これは設計で最も頻繁に見過ごされるステップの1つでもあります。高速回路の性能がレイアウトに大きく依存している場合でさえ、こういったことが起きます。高性能設計は、不注意または粗雑なレイアウトによって妥協の産物となったり、ひどいときは無益なものにさえなります。ここでは適切な高速PCB設計の全てのケースを取り上げることはできませんが、重要点をいくつか指摘しておきます。

寄生素子は、高速回路の性能を損なう原因になります。寄生容量は部品パッド、パターン、およびグラウンド／電源プレーンによって形成されます。グラウンド・プレーンの存在しない長いパターンは寄生インダクタンスを形成し、それによって過渡応答での「リンギング」など、不安定な動作が生じる危険性があります。寄生容量は、帰還応答にポールを発生させて、ピーキングや不安定性の原因となるため、特にアンプの加算ノードにとっては危険要素です。この改善方法の1つとして、ドライバ実装や帰還部品パッドから下の領域は、必ずボードのすべての層でグラウンド・プレーンと電源プレーンから切り離すという方法があります。

不要な寄生リアクタンスを最小化するには、まず、すべてのパターンを可能な限り短くします。FR-4基板の外側の層の50ΩPCボード・パターンは、2.8pF/インチ、7nH/インチ程度の規制成分を持ちます。これらの寄生リアクタンスは、内側の層の50Ωパターンで約30%増大します。また、パターンのインダクタンスを最小限に抑えるために、長いパターンの下にはグラウンド・プレーンがあるようにします。パターンを短い幅で小さくすることは、寄生容量と寄生インダクタンスの最小化と設計品質の維持に役立ちます。

電源のバイパスもレイアウトにとっての重要事項です。電源バイパス・コンデンサやV_OCMバイパス・コンデンサは、可能な限りアンプのピンの近くに配置します。また、電源に複数種類のバイパス・コンデンサを使用することは、広帯域ノイズに低インピーダンス・パスを与えるのに役立ちます。図21は、バイパスと出力ローパスフィルタを備えた代表的な差動アンプの回路図です。ローパスフィルタは、ADCへの信号の帯域幅とノイズを制限します。電源バイパス・コンデンサ・リターンは、負荷リターンの近くに配置するのが理想的です。こうすれば、グラウンド・プレーン内の電流の循環を最小限に抑えて、ADCドライバの性能を改善できます（図22a、図22b）。

グラウンド・プレーンの使用（一般的にいうとグラウンディング）は、多岐にわたる複雑な主題であり、本稿の範囲を越えています。ただし、図22aと図22bには重要な点だけをいくつか示しています。まず、アナログ・グラウンドとデジタル・グラウンドの接続は1か所だけで行います。こうすることで、グラウンド・プレーンを流れるアナログ電流とデジタル電流の相互作用（結果的にシステム内で「ノイズ」が生じる）を最小限に抑えることができます。また、アナログ電源はアナログ電源プレーンに、デジタル電源はデジタル・電源プレーンに終端させます。ミックスド・シグナルICの場合は、アナログ・リターンをアナログ・グラウンド・プレーンに、デジタル・グラウンド・リターンをデジタル・グラウンド・プレーンに終端させます。

高速PCBレイアウトの詳細については、「A Practical Guide to High-Speed Printed-Circuit-Board Layout⁴」を参照してください。

ADCドライバ関連の設計では考慮すべき点が数多くありますが、ここで提供した資料が皆様のお役に立つものと期待しています。差動ドライバ・アンプを理解し、プロジェクト初期の段階でADCドライバの詳細設計に注意を払えば、将来の問題を最小限に抑え、「安全なドライブ」を続けることができるでしょう。

参考資料

¹アナログ・デバイセズの全製品については、www.analog.com/jpをご覧ください。

²www.analog.com/jp/design-center/interactive-design-tools/adi-diffampcalc.html

³www.analog.com/jp/analog-dialogue/articles/high-speed-printed-circuit-board-layout.html

著

John Ardizzoni

John Ardizzoniは、アナログ・デバイセズの高速リニア・グループの上級アプリケーション・エンジニアです。 マサチューセッツ州ノースアンドーバーのメリマック・カレッジでBSEE（電子工学士）を取得し、2002年にアナログ・デバイセズに入社しました。エレクトロニクス業界で30年以上のキャリアがあります。

Jonathan Pearson

Jonathan Pearsonは、2002年8月から当社の高速アンプ・グループのシニア・アプリケーション・エンジニアとして働いています。入社前は、テレコム業界でアナログ回路／システムの設計者をしていました。ノースイースタン大学でBSEE（電気工学理学士）、ウースター・ポリテクニック大学（WPI）でMSEE（電気電子工学修士）の学位を取得しており、4つの特許の著者／共著者でもあります。余暇には家族との団らんや、さまざまなギターの演奏、音楽の録音、真空管ギター・アンプやアンティーク・ラジオの収集などを楽しんでいます。