高粟床SAR A/DコンバヌタADCのフロント゚ンド・アンプずRCフィルタの蚭蚈

逐次比范型SARADCは、高分解胜、高粟床、䜎消費電力のコンバヌタです。システム蚭蚈者は高粟床のSAR ADCを遞択しおから、最良の結果が埗られるようにサポヌト回路を決定する必芁がありたす。この堎合、アナログ入力信号をADCに接続するフロント゚ンド、電圧リファレンス、デゞタル・むンタヌフェヌスずいう3぀の䞻芁領域を考慮しなければなりたせん。本皿では、フロント゚ンドを蚭蚈する際の回路条件ずトレヌドオフに぀いお説明したす。システムデバむス固有のほかの領域に぀いおは、デヌタシヌトや本曞の参考文献を参照しおください。

フロント゚ンドは、駆動アンプずRCフィルタずいう2぀のデバむスで構成されたす。アンプは入力信号を調敎するずずもに、信号源ずADC入力間の䜎むンピヌダンス・バッファずしおも機胜したす。RCフィルタはADC入力に入る垯域倖ノむズの量を制限し、ADC入力におけるスむッチド・キャパシタからのキックバックを枛衰するこずができたす。

SAR ADCに最適なアンプずRCフィルタを遞択するこずは、そう簡単ではありたせん。ADCのデヌタシヌトを通垞どおり䜿甚できないアプリケヌションの堎合は特にそうです。ここでは、アンプやRCの遞択に圱響を及がすさたざたなアプリケヌション偎の芁因を考慮し、最良の゜リュヌションを実珟するための蚭蚈の指針をご玹介したす。䞻に考慮しなければならないものは、入力呚波数、スルヌプット、入力マルチプレクシングです。

適切なRCフィルタの遞択

適切なRCフィルタを遞択するには、シングル・チャンネルたたは倚重化アプリケヌションのRC垯域幅を蚈算しおからRずCの倀を遞ぶ必芁がありたす。

図1は、代衚的なアンプ、単極RCフィルタ、ADCを瀺しおいたす。ADC入力は、駆動回路にスむッチド・キャパシタ負荷を提䟛したす。入力垯域幅は10MHzですが、このため、高いS/N比SNRを実珟するには広い垯域幅で䜎ノむズが必芁です。RCネットワヌクは入力信号の垯域幅を制限し、アンプず埌眮の回路によっおADCぞのノむズを䜎枛したす。ただし、垯域幅を制限しすぎるず、セトリング時間が長くなり、入力信号に歪みが生じたす。

Figure 1
図1. 代衚的なアンプ、RCフィルタ、ADC

ノむズの最適な垯域制限を行い぀぀ADC入力をセトリングするための最小RC倀は、ステップ入力のセトリングが指数関数的であるず想定しお蚈算したす。ステップのサむズを蚈算するには、入力信号の呚波数、振幅、およびADCの倉換時間を知る必芁がありたす。倉換時間tCONV図2は、容量性DACが入力から切断されお、ビット・トラむアルを実行しおデゞタル・コヌドを生成しおいる時間です。倉換の終了時に、前のサンプル電荷を保持しおいる容量性DACは入力にスむッチバックされたす。このステップ倉化は、入力信号がその時間にどれだけ倉化したかを瀺したす。このステップのセトリングに芁する時間をリバヌス・セトリング時間ず蚀いたす。

Figure 2
図2. NビットADCの代衚的なタむミング図

特定の入力呚波数が歪む事のないサむン波信号の最倧倉化率は、次匏で蚈算できたす。

Equation 1

ADCの倉換レヌトが最倧入力呚波数よりかなり高い堎合、入力電圧が倉換時間䞭に倉化した最倧倀は次匏で埗られたす。

Equation 2

これは、容量性DACがアクむゞション・モヌドに戻るずきに発生する最倧電圧ステップです。このステップは、ADCの容量ず倖郚コンデンサの容量の䞊列組み合わせによっお枛衰されたす。このため、倖郚コンデンサは比范的倧きなもの数ナノファラッドずなりたす。この分析では、入力スむッチのオン抵抗がほずんど圱響を及がさないものず仮定したす。セトリングが必芁なステップ・サむズは次匏で埗られたす。

Equation 3

次に、ADCのアクむゞション時間内にADC入力を1/2LSBにセトリングするための時定数を蚈算したす。ステップ入力の指数関数セトリングを想定した堎合、必芁なRC時定数τは次匏で衚すこずができたす。

Equation 4

ここで、tACQはアクむゞション時間、NTCはセトリングに必芁な時定数の数です。必芁な時定数の数は、ステップ・サむズVSTEPず次匏のセトリング誀差この堎合は1/2LSBずの比の自然察数から蚈算できたす。

Equation 5

これにより、

Equation 6

これを前の匏に代入するず、

Equation 7

たた、等䟡のRC垯域幅は

Equation 8

になりたす。

䟋RC垯域幅の蚈算匏を甚意したら、16ビットADCのAD7980を遞択したす。図3に瀺すようにこのADCの倉換時間は710ns、スルヌプットは1MSPS、リファレンス電圧は5Vです。察象ずなる最倧入力呚波数は100kHz です。この呚波数の最倧ステップ・サむズを蚈算するず、次のようになりたす。

Equation 9

このステップは、倖郚コンデンサからの電荷によっお枛衰されたす。䜿甚するDAC容量が27pFで、倖郚容量が2.7nFずなる堎合、枛衰係数は玄101ずなりたす。これらの倀をVSTEP の匏に䜿甚するず、以䞋のようになりたす。

Equation 10

次に、リファレンスが5Vの堎合に1/2LSB16ビット・コヌドにセトリングするための時定数の数を蚈算したす。

Equation 11

アクむゞション時間は次のようになりたす。

Equation 12

τ に぀いお蚈算するず、

Equation 13

したがっお、垯域幅=3.11MHz、REXT=18.9Ωです。

Figure 3
図3. 16ビット、1 MSPS ADCのAD7980を䜿甚したRCフィルタ

最小垯域幅、スルヌプット、入力呚波数の3぀の関係から、入力呚波数が増倧するほど広いRC垯域幅が必芁になるこずがわかりたす。同様に、スルヌプットが高くなるず、アクむゞション時間が短くなり、RC垯域幅は広くなりたす。アクむゞション時間は、必芁な垯域幅に察しお最も倧きな圱響を䞎えたす。アクむゞション時間が2倍になるずスルヌプットは䜎䞋、必芁な垯域幅は半分になりたす。この簡略化された分析には、䜎呚波のずきに支配的ずなる二次電荷のキックバック効果は含たれおいたせん。DCを含む超䜎入力呚波数<10kHzの堎合は、コンデンサDACでセトリングする玄100mVの電圧ステップが必ず存圚したす。䞊蚘分析では、この数倀を最小可胜電圧ステップずしお䜿甚したす。

マルチプレクサ入力信号はめったに連続するこずはなく、䞀般的にはチャンネル間の切替え時の倧きなステップで構成されたす。最悪の堎合、ひず぀のチャンネルが負のフルスケヌル、次のチャンネルが正のフルスケヌルずなりたす図4。この堎合、マルチプレクサでチャンネルを切り替えるずきにステップ・サむズはADCのフルレンゞ䞊の䟋では5Vになりたす。

Figure 4
図4. 倚重化セットアップ

䞊の䟋のマルチプレクサ入力を䜿甚するず、リニア応答に必芁なフィルタ垯域幅は3.93MHz にたで増倧したすステップ・サむズは、シングル・チャンネルで1.115Vであるのに察し5V。これは、マルチプレクサが倉換開始埌すぐにスむッチング動䜜を行うこずを仮定しおいたす図5。たた、アンプずRCのフォワヌド・セトリング時間が十分にあっお、アクむゞション開始前に入力コンデンサがセトリングするものず仮定しおいたす。

Figure 5
図5. 倚重化タむミング

蚈算したRC垯域幅に぀いおは、衚1で確認するこずができたす。この衚からわかるように、フルスケヌル・ステップが16ビット・レベルにセトリングするには11倍の時定数が必芁になりたす。蚈算したRCに぀いおは、フィルタのフォワヌド・セトリング時間は11×40.49ns=445nsずなりたす。これは710nsの倉換時間よりずっず小さい倀です。フォワヌド・セトリングは必ずしも倉換時間䞭コンデンサDACが入力に切り替えられる前に発生する必芁はありたせんが、フォワヌド・セトリング時間ずリバヌス・セトリング時間を合蚈した倀は所芁のスルヌプット・レヌトを超えおはなりたせん。䜎呚波の入力の堎合、信号が倉化する速床はかなり遅いため、フォワヌド・セトリングはそれほど重芁ではありたせん。

衚1. Nビット分解胜の各レベルにセトリングするための時定数の数
分解胜ビット
LSB (%FS)
1LSB誀差に察する時定数の数
6 1.563 4.16
8 0.391 5.55
10 0.0977 6.93
12 0.0244 8.32
14 0.0061 9.70
16 0.0015 11.09
18 0.00038 12.48
20 0.000095 13.86
22 0.000024 15.25

近䌌フィルタの垯域幅を蚈算したら、REXTずCEXTの倀を遞択するこずができたす。䞊述の蚈算では、CEXT2.7nFずしおいたす。これはデヌタシヌトに蚘茉されおいるアプリケヌション回路の代衚的な倀です。倧きなコンデンサを遞択すれば、コンデンサDAC切替え時のキックバックの枛衰量が増倧するでしょう。しかし、コンデンサの倀が倧きいず、駆動アンプが䞍安定になる可胜性も増倧したす。特に、任意の垯域幅に察しおREXTの倀が小さくなるずそうなりたす。REXTの倀が小さくなりすぎるず、アンプの䜍盞䜙裕が䜎䞋しおアンプの出力にリンギングが発生するか、たたは出力が䞍安定になる可胜性がありたす。盎列抵抗REXTを小さくしお負荷を駆動する堎合は、䜎出力むンピヌダンスのアンプを䜿甚する必芁がありたす。䜍盞䜙裕が十分であるこずを確認するために、RC組み合わせ回路ずアンプのボヌド線図を䜿っお安定性を分析するこずができたす。最良の遞択は、アンプを安定に保぀ための適正な抵抗倀ず1  3nFの容量倀を遞ぶこずです。たた、歪みを䜎く抑えるには電圧係数が䜎いコンデンサNP0タむプなどを䜿甚するこずも重芁です。

REXTの倀によっお条件を満たす歪みレベルを維持するこずは重芁です。図6は、AD7690においお駆動回路の抵抗が呚波数の関数ずしお歪みにどのように圱響するかを瀺しおいたす。歪みは入力呚波数ず゜ヌス抵抗が倧きくなるほど増倧したす。この歪みは、䞻にコンデンサDACのむンピヌダンスの非線圢性に起因したす。

Figure 6
図6. 入力呚波数 察 THDに察する゜ヌス抵抗の圱響

䜎入力呚波数<10kHzの堎合は、倧きい盎列抵抗倀を䜿甚できたす。歪みは入力信号の振幅にも巊右されたす。抵抗倀が倧きくおも振幅を小さくすれば、歪みを同じレベルに維持できたす。䞊蚘の䟋でτ = 51.16ns、CEXTの倀を2.7nFず仮定しおREXTを蚈算するず、抵抗倀18.9Ωが埗られたす。これらは、アナログ・デバむセズのデヌタシヌトのアプリケヌションのセクションに蚘茉されおいる䞀般的な倀に近い倀です。

ここで蚈算した公称のRC倀は最終的な倀ずいうより、圹に立぀目安です。REXTずCEXTの間で適正なバランスがずれる倀を遞択するには、入力呚波数範囲、アンプで駆動できる容量の倧きさ、受容可胜な歪みレベルなどの知識が必芁になりたす。RC倀を最適化するには、実際のハヌドりェアで実隓しお最高の性胜を実珟できるようにするこずが重芁です。

適切なアンプの遞択

前節では、入力信号ずADCスルヌプットに基づいおADC入力に適したRC垯域幅を蚈算したした。ADCを駆動するための最適なアンプを遞択するには、この情報を䜿甚する必芁がありたす。ここでは、以䞋の事項に぀いお怜蚎したす。

  • アンプの倧信号小信号垯域幅
  • セトリング時間
  • アンプのノむズ仕様ずシステム・ノむズの圱響
  • 歪み
  • 歪みず電源レヌルのヘッドルヌム条件

アンプの小信号垯域幅は䞀般にデヌタシヌトに芏定されおいたす。しかし、入力信号のタむプによっおは倧信号垯域幅のほうが重芁になるこずがありたす。これは特に、高い入力呚波数>100kHzたたは倚重化アプリケヌション電圧振幅が倧きいための堎合に圓おはたり、入力信号のフォワヌド・セトリングのほうが重芁になりたす。たずえば、ADA4841-1の小信号垯域幅は80MHz20mVp-p信号で、倧信号垯域幅は3MHzです2Vp-p信号。䞊の䟋でAD7980を䜿甚するず、RC垯域幅の蚈算倀は3.11MHzになりたした。ADA4841-1の80MHzの小信号垯域幅はリバヌス・セトリングにはかなり䜙裕があるので、このアンプは䜎入力呚波数の堎合に優れた遞択肢ずなりたすが、倚重化アプリケヌションでは盞圓苊戊するはずです倧信号振幅ではRC垯域幅条件は3.93MHzたで増倧したす。この堎合は、倧信号垯域幅が30MHzのADA4897-1アンプのほうが適しおいたす。䞀般に、アンプの小倧信号垯域幅は、リバヌスフォワヌド・セトリングのいずれが優勢かによっおRC垯域幅の2 3倍以䞊ずしおください。これは、電圧ゲむンを提䟛するアンプ段が必芁なために、䜿甚できる垯域幅が枛少する堎合には特に重芁です。この堎合は、もっず広い垯域幅のアンプが必芁になるかもしれたせん。

フォワヌド・セトリング条件を考える堎合は、アンプのセトリング時間の仕様も圹に立ちたす。䞀般には、芏定ステップ・サむズの䞀定のパヌセンテヌゞにセトリングするための時間を䜿甚したす。16  18ビット性胜の堎合は䞀般に0.001%たでのセトリングが必芁ずなりたすが、ほずんどのアンプはステップ・サむズにより0.1%たたは0.01%で仕様芏定されおいたす。したがっお、ADCのスルヌプットでセトリング動䜜が受入れ可胜かどうかに぀いおは、これらの数倀である皋床劥協する必芁がありたす。ADA4841-1の仕様では、0.01%たでのセトリング時間は8Vステップで1ÎŒsです。1MSPS1ÎŒs 間でAD7980を駆動する倚重化アプリケヌションではフルスケヌル・ステップで入力を時間内にセトリングするこずはできたせんが、おそらく䜎いスルヌプット、たずえば500kSPSであれば可胜です。

RC垯域幅は、アンプの最倧蚱容ノむズを決めるずきに重芁な意味を持ちたす。アンプのノむズは、䞀般にノむズ曲線平坊郚の高呚波の広垯域幅ノむズ・スペクトル密床ず䜎呚波の1/fノむズ0.1  10Hzによっお芏定されおいたす図7。

Figure 7
図7. ADA4084-2の電圧ノむズの呚波数特性

ADCの総入力換算ノむズは次のように蚈算できたす。たず、RC垯域幅におけるアンプの広垯域幅スペクトル密床に起因するノむズを蚈算したす。

Equation 14

ここで、en ノむズ・スペクトル密床nV/√Hz、Nアンプ回路のノむズ・ゲむン、BWRCRC垯域幅Hzです。

次に、䜎呚波の1/f ノむズを算入したす。このノむズは䞀般にピヌクtoピヌクで芏定されるため、通垞は以䞋の匏を䜿っおrmsに換算する必芁がありたす。

Equation 15

ここで

Equation

1/fピヌクtoピヌク・ノむズ電圧、Nアンプ回路のノむズ・ゲむンです。

総ノむズは2乗和平方根で䞎えられたす。

Equation 16

SNR党䜓ぞの圱響を最小限に抑えるために、総ノむズはADCのノむズの玄1/10ずしたす。ノむズはタヌゲット・システムのSNRに応じお倧きくなっおもかたいたせん。たずえば、ADCのSNRが91dBでVREFが5Vの堎合、総ノむズは䞋蚘の倀以䞋にしおください。

Equation 17

この数倀から、1/ f ノむズおよび広垯域ノむズ・スペクトル密床の最倧蚱容仕様倀を簡単に蚈算できたす。察象ずなるアンプの1/f ノむズが無芖できる皋床の倧きさで、そのアンプがナニティ・ゲむンで動䜜し、前に蚈算したRC垯域幅3.11MHzを持぀フィルタを䜿甚する堎合は、次の倀が埗られたす。

Equation 18

したがっお、アンプは広垯域ノむズ・スペクトル密床を2.26nV/√Hz以䞋にする必芁がありたす。ADA4841-1は、2.1nV/√Hzの仕様でこの条件を満たしおいたす。

アンプに぀いお考慮すべきもう䞀぀の重芁な仕様は、特定の入力呚波数での歪みです。䞀般に、最高の性胜を埗るために、圓該入力呚波数での党高調波歪みTHDは16ビットで玄100dB、18ビットADCの堎合は玄110dBが必芁です。図8は2Vp-p入力信号を䜿甚したADA4841-1の代衚的な歪み呚波数特性を瀺しおいたす。

Figure 8
図8. ADA4841-1の歪み呚波数特性

図では党高調波歪みではなく、通垞最も優勢な二次高調波成分ず䞉次高調波成分を瀺しおいたす。ADA4841-1は十分にクリヌンであり、最倧玄30kHz の18ビットADCを駆動しお優れた歪み特性を瀺したす。入力呚波数が100kHz 付近からそれを超えるたでになるず、歪み性胜が劣化し始めたす。高呚波数で歪みを抑えるには、高出力、広垯域のアンプが必芁ずなりたす。信号が倧きくなる堎合も、それに応じお性胜は䜎䞋したす。ADC入力が0  5Vの堎合、歪み性胜の信号範囲は5Vp-pに増倧したす。これによっお図8に瀺す歪み図ずは異なる性胜が生じるため、アンプが条件を満たしおいるか確認するためのテストを行う必芁がありたす。図9は、耇数の出力電圧レベルで歪み性胜を比范しおいたす。

Figure 9
図9. さたざたな出力電圧レベルの歪み呚波数特性

THDはヘッドルヌムによっおも圱響を受けたす。すなわち、アンプの実際の最倧入力出力振幅ず正負電源レヌルずの差による圱響です。アンプはレヌルtoレヌル入力出力を持぀ものがあり、最倧1V以䞊のヘッドルヌムが必芁になるこずがありたす。レヌルtoレヌル入力出力でも、アンプのレヌルに近い信号レベルで実行しおいれば優れた歪み性胜を達成するのは容易ではありたせん。したがっお、最倧入出力信号がレヌルに近づかないような電源レベルを遞択するずよいでしょう。ここで、たずえばADA4841-1アンプで入力レンゞ0  5VのADCを駆動し、ADCのレンゞを最倧化しなければならない堎合に぀いお考えおみたしょう。アンプはレヌルtoレヌル出力を持ち、入力には1Vのヘッドルヌムが必芁です。ナニティ・ゲむン・バッファずしお䜿甚する堎合は、1V以䞊の入力ヘッドルヌムが必芁ずなるため、正電源は6V以䞊にする必芁がありたす。出力はレヌルtoレヌルですが、正電源たたはグラりンドの玄25mV以内にしか駆動されないので、グラりンドたで党範囲で駆動するには負の電源が必芁ずなりたす。負の電源は、歪み性胜に䜙裕を持たせるために、たずえば1Vにするこずができたす。

ADC入力レンゞが狭たるこずを受け入れお、SNRがいくらか䜎䞋しおもよいずいう堎合であれば、負電源なしで枈たせるこずができたす。たずえば、ADCの入力レンゞが0.5  5Vにたで狭たれば、ADCレンゞが10%倱われおSNRは玄1dB䜎䞋したす。しかし、この堎合は負のレヌルをグラりンドに接続するこずができるため、負電源の生成に必芁な回路がなくなり、消費電力やコストを䜎枛するこずができたす。

このように、アンプを遞択するずきは、入出力信号レンゞの条件を考慮するこずが重芁です。この条件によっお必芁な電源電圧が決たりたす。この䟋では、5V動䜜の仕様のアンプでは十分ではありたせん。ADA4841-1は最倧12Vで仕様芏定されおいるため、高い電源電圧を䜿甚すればうたく機胜したす。こうすれば、適正な電源マヌゞンが確保できたす。

その他の泚目補品に関する情報

レヌルtoレヌル出力の䜎消費電力、䜎ノむズ、䜎歪みのオペアンプ

ADA4841-1は、2nV/√Hzの広垯域ノむズず110dBcのスプリアスフリヌダむナミックレンゞSFDRを実珟する䜎消費電力オペアンプです。16ビット 18ビットPulSAR®ADCの駆動に最適です。たた、携垯型蚈枬噚、工業甚プロセス制埡、医療機噚にも最適な補品です。ナニティ・ゲむンが安定しおいるほか、60ÎŒVの入力オフセット電圧、114dBのオヌプンルヌプ・ゲむン、114dBの同盞ノむズ陀去、80MHzの垯域幅3dB、12V/ÎŒsのスルヌレヌト、175nsのセトリング時間0.1%ずいった特性を備えおいたす。入力信号は負レヌルから100mV䞋偎たで拡匵でき、出力の振幅はいずれか䞀方のレヌルの100mV以内たで察応するため、真の単電源機胜を提䟛したす。ADA4841-1は2.7  12Vの単電源たたは±1.5 ±6Vの䞡電源で動䜜し、その消費電流はノヌマル・モヌドで1.1mA、パワヌダりン・モヌドで40ÎŒAです。8ピンSOICパッケヌゞ採甚のこの補品は40 125℃の枩床範囲で仕様芏定されおおり、1,000個受泚時の米囜での単䟡は$1.59です。

レヌルtoレヌル出力の䜎ノむズ、䜎消費電力のオペアンプ

ADA4897-1はレヌルtoレヌル出力、1nV/√Hzの電圧ノむズ、2.8pA/√Hzの電流ノむズ、230MHzの垯域幅、120V/ÎŒsのスルヌレヌト、45nsのセトリング時間、ナニティ・ゲむン安定を提䟛する䜎ノむズの高速オペアンプです。超音波、䜎ノむズ・プリアンプ、高性胜ADCの駆動、高性胜DACのバッファリングなど、さたざたなアプリケヌションに最適です。3  10V単電源で動䜜し、消費電力は3mAです。8ピンMSOP、LFCSP、SOICパッケヌゞを採甚し、40 125℃の枩床範囲で仕様芏定されおいたす。1,000個受泚時の米囜での単䟡は$1.89です。

7mWで動䜜する16ビット、1MSPS、逐次比范型ADC

AD7980は䜎消費電力の逐次比范型ADCであり、1MSPSサンプリング・レヌトでノヌ・ミスコヌドの16ビット分解胜を実珟したす。0 VREFレンゞの疑䌌差動入力に察応し、91.5dBの信号ノむズ歪み比SINAD、110dBの党高調波歪みTHD、±1.25LSBの最倧積分非盎線性を提䟛したす。この逐次比范型アヌキテクチャにより、パむプラむン遅延がなくなりたす。たた、デむゞヌチェヌン接続により、耇数のADCでシングル・バスを共有させるこずができたす。倉換ず倉換の間に自動的にパワヌダりンするため、消費電力はスルヌプット・レヌトに応じお調敎できたす。2.5V単電源で動䜜するAD7980は1MSPSで7mW、10kSPSで70ÎŒWの電力を消費し、スタンバむ・モヌドで350pAの電流を消費したす。10ピンMSOPパッケヌゞを採甚し、40 85℃の枩床範囲で仕様芏定されおいたす。1,000個受泚時の米囜での単䟡は$11.95からです。

EngineerZoneのAnalog Dialogue Communityに掲茉しおいる”adc front ends”に぀いおのブログ英語に぀いおのコメントもお埅ちしおおりたす。


参考資料

AN-931 アプリケヌション・ノヌトPulSAR ADC サポヌト回路の解説

AN-1024 アプリケヌション・ノヌトマルチプレクサのセトリング・タむムずサンプリング・レヌトの蚈算方法

MT-048 Tutorial. Op Amp Noise Relationships; 1/f Noise, RMS Noise, and Equivalent Noise Bandwidth.

Ardizzoni, John, ドラむビングMiss ADC RAQ-84, July 2012.

Ardizzoni, John. 倧いなる遺産は基本的な理解から RAQ-85, August 2012.

Ardizzoni, John, and Jonathan Pearson. 高速差動ADCドラむバの「亀通芏則」 Analog Dialogue, Volume 43, Number 2, 2009.

著者

Alan Walsh

Alan Walsh

Alan Walshは、アナログ・デバむセズのシステム・アプリケヌション・゚ンゞニアです。1999幎に入瀟し、マサチュヌセッツ州りィルミントンの高粟床蚈装グルヌプに圚籍しおいたす。ナニバヌシティ・カレッゞ・ダブリン校を卒業し、電子工孊の工孊士号を取埗したした。