ADP2384/ADP2386评估板是一款完整的4 A/6 A、20 V降压稳压器解决方案，用户可采用近乎理想的印刷电路板(PCB)布局来评估ADP2384/ADP2386的性能。

开关频率可在200 kHz至1.4 MHz范围内进行编程，或可同步至带180°相移的外部时钟，从而实现可堆叠多相功率解决方案。

ADP2384/ADP2386评估板输出预设为3.3 V，且开关频率设置为600 kHz。不同的输出电压设置可以通过选用合适的无源器件来实现。环境工作温度范围为−40°C至+85°C。

有关ADP2384和ADP2386稳压器的完整详情可参考ADI公司提供的ADP2384和ADP2386数据手册，应同时参阅数据手册和本用户指南。

The AD-FMCDAQ3-EBZ module is comprised of the AD9680 dual, 14-bit, 1.25 GSPS, JESD204B ADC, the AD9152 dual, 16-bit, 2.5 GSPS, JESD204B DAC, the AD9528 clock, and power management components. It is clocked by an internally generated carrier platform via the FMC connector, comprising a completely self-contained data acquisition and signal synthesis prototyping platform. In an FMC footprint (84 mm × 69 mm), the module’s combination of wideband data conversion, clocking, and power closely approximates real-world hardware and software for system prototyping and design, with no compromise in signal chain performance.

Applications

• Electronic test and measurement equipment
• General-purpose software radios
• Radar systems
• Ultra-wideband satellite receivers
• Signals intelligence (SIGINT)
• Point to point communication systems
• DOCSIS 3.0 CMTS and HFC networks
• Multiple input/multiple output (MIMO) radios
• Automated test equipment

AD9680集宽输入带宽、高采样速率和出色的线性度等特性于一身，非常适合于频谱分析仪、数据采集系统以及各式军工电子应用，比如雷达和干扰/抗干扰措施等。 AD-FMCADC4-EBZ是一款高速4通道数据采集板，集成了两个双通道ADC (1000 MSPS) AD9680和用于驱动每个转换器的四个低失真、3.2 GHz、RF DGA ADA4961。 FMC尺寸形式支持JESD204B高速串行接口。 通过AD9528时钟生成器支持片上所有时钟和通道同步。 本产品设计用于对高达第二奈奎斯特区的宽带模拟信号进行采样。

此板符合大多数FMC规格的机械尺寸、安装孔位等要求。 虽然该板确实符合大多数FMC规格要求，但它不能用作现成的商用 (COTS)板。 如果需要可供立即集成的商用产品，请咨询FMC制造商并查阅FMC规格(ANSI/VITA 57.1)。

该板针对配合Xilinx开发系统使用的ADI参考设计。 ADI提供完整的源代码（HDL和软件）以重新创建这些项目（减去由FPGA供应商提供的、我们所用的IP），但所供信息可能不足以将其连接至自定义平台。

该板专门针对同步多个AD-FMCADC4-EBZ板而设计。 有关更多同步信息，请参阅 用于同步多个GSPS转换器的测试方法。 参考设计包括通过JESD204B串行接口和SPI接口采集器件数据。 样本写入外部DDR-DRAM中。 它允许通过SPI编程器件并监控其内部寄存器。

AD-PZSDR2400TDD-EB是一款2.4GHz TDD模拟模块，设计采用AD9361工作——一款高性能、高度集成的RF收发器，适合3G和4G基站以及测试设备、软件定义无线电等RF应用领域。 AD-PZSDR2400TDD-EB被人们称为首款“RF个性卡”。 它插入AES-PZSDRCC-FMC-G载波卡中。 35mm U.FL同轴电缆将此卡连接至PicoZed SDR Z7035/AD9361 SOM，从而可使用AD9361的发射和接收输入。 可在wiki网页上查看有关卡及其使用方法、设计封装和相应工作软件的信息。

AD-PZSDR2400TDD-EB旨在向用户提供一种调理AD9361的发射或接收信号的路径。 TX或RX路径的选择则通过受FPGA和随附软件控制的200MHz至2.7GHz SPDT开关HMC546来实现。 发射路径由2.4GHz滤波器、0.5 W驱动器放大器ADL5324和2 W 功率放大器HMC921组成。 接收路径由相同的2.4GHz滤波器以及低损耗LNA HMC669组成。

AD-FMComms11-EBZ板是一个用于通信基础设施应用的系统平台板，展示了直接至RF (DRF)发射器和观测接收器架构。通过使用高采样速率RFDAC和RFADC，可消除上一代发射器中的许多元件，如混频器、调制器、IF放大器和滤波器。目的是使ADC或DAC尽可能靠近天线，从而提供更经济高效的通信解决方案。

分别由多GSPS RF ADC和DAC，AD9625和AD9162组成。发射路径包含巴伦、低通滤波器、增益模块和可变衰减器件，以产生适合功率放大器模块的输出。PA输出通过可变衰减器、巴伦，最终为ADC，沿观测路径耦合返回至电路板。它负责板载时钟管理；所有必要的时钟都从基准电压源产生。同时显示电源管理功能。

The AD9546 Evaluation Board is a compact, easy-to-use platform for evaluating all features of the AD9546 multiple input, 10-Output, Dual Channel, Numeric Clock Synchronizer. The AD9546 supports existing and emerging International Telecommunications Union (ITU) standards for the delivery of frequency, phase, and time of day over service provider packet networks, including ITU-G.8262, ITU-T G.812, ITU-T G.813, ITU-T G.823, ITU-T G.824, ITU-T G.825, and ITU-T G.8273.2.

The 10 clock outputs of the AD9546 are synchronized to any one of up to four input references. The digital phase-locked loops (DPLLs) reduce timing jitter associated with the external references. The digitally controlled loop and holdover circuitry continuously generate a low jitter output signal, even when all reference inputs fail. The AD9546 system clock is provided by a 52 MHz crystal. Alternatively, an external clock signal may be provided at a SMA connector (relative components must be populated to enable this functionality).

APPLICATIONS

• 5G timing transport high precision synchronization
• Global positioning system (GPS), PTP (IEEE 1588), and synchronous Ethernet (SyncE) jitter cleanup and synchronization
• Optical transport networks (OTN), synchronous digital hierarchy (SDH), and macro and small cell base stations
• Small base station clocking (baseband and radio)
• Stratum 2, Stratum 3e, and Stratum 3 holdover, jitter cleanup, and phase transient control
• JESD204B support for analog-to-digital converter (ADC) and digital-to-analog converter (DAC) clocking
• Carrier Ethernet