为GSPS或RF采样ADC供电：开关与LDO

模数转换器(ADC)在任何依赖外部(模拟)世界收集信息进行(数字)处理的系统中都是不可或缺的组成部分。从通信接收机到数字测试和测量再到军事和航空航天——此处仅举数例——这些系统在不同的应用中各有不同。硅片处理技术的发展(比如65 nmCMOS和28 nm CMOS)使高速ADC得以跨越GSPS (每秒千兆)门槛。对于系统设计人员来说，这意味着能用于数字处理的采样带宽越来越宽。出于环境和成本方面的考虑，系统设计人员不断尝试降低总功耗。一般而言，ADC制造商建议采用低噪声LDO (低压差)稳压器为GSPS(或RF采样)ADC供电，以便达到较高性能。然而，这种方式的输电网络(PDN)效率不高。设计人员对于使用开关稳压器直接为GSPS ADC供电且不会大幅降低ADC性能的方法呼声渐高。

解决方案是谨慎地进行PDN部署和布局布线，确保ADC性能不受影响。本文讨论了线性和开关电源的不同之处，并表明GSPS ADC与DC-DC转换器搭配使用可大幅改善系统能效，且不会影响 ADC性能。本文通过输电网络组合探讨GSPS ADC性能，并对成本和性能进行了对比分析。

通常建议GSPS ADC使用的PDN

高带宽、高采样速率ADC(或GSPS ADC)可以具有多个电源域(比如AVDD或DVDD)。随着尺寸的缩小，不仅电源域的数量增加，为ADC供电所需的不同电压数量也有所增加。例如， AD9250,¹ 是一款14位、170 MSPS/250 MSPS、JESD204B双通道模数转换器，采用180 nm CMOS工艺制造，具有3个域：AVDD、DVDD和DRVDD。然而，所有3个域都具有相同的电压：1.8 V。

现在，来看一下 AD9680,² ：一款14位、1.25 GSPS/1 GSPS/820 MSPS/500 MSPS JESD204B双通道模数转换器，采用65 nm CMOS工艺制造。这款GSPS ADC具有7个不同的域(AVDD1、AVDD1_SR、AVDD2、AVDD3、DVDD、DRVDD和SPIVDD)，以及3个不同的电压：1.25 V、2.5 V和3.3 V。

ADP2384³ 和 ADP2164⁴ DC-DC转换器用于使电压下降到可控水平，以便LDO能够在不进入热关断的情况下进行稳压操作。这些电源域和各种电压的日益普及是在这些采样速率下工作所必需的。它们可以确保各种电路域(比如采样、时钟、数字和串行器)之间具有正确的隔离，同时使性能较优。正是因为这个原因，ADC制造商才设计了评估板，并推荐详细的电源设计方案，确保较大程度降低风险，使性能较大化。例如，图1显示了AD9680评估板使用的默认PDN的功能框图。根据Vita57.1规格，电源输入来自FMC (FPGA夹层卡)连接器供应的12 V/1 A和3.3 V/3 A电源。

显而易见，这是一种昂贵的解决方案，有7个LDO稳压器，每个域一个。这款PDN也许是性能较优的，但肯定不是最具性价比或运行成本效率较高的。系统设计人员认为部署含有多个ADC的系统非常有难度。例如，相控阵雷达方案包含成百个AD9680，全都以同步方式工作。要求系统设计人员为上百个ADC的每一个电压域都分配一个LDO稳压器是不合理的。

用于GSPS ADC的更简单的PDN

一种更具性价比的PDN设计方案是将具有同样电压值(比如所有的1.25 V模拟域)的域组合起来，然后用同一个LDO来驱动。这样可以减少元件数(以及物料清单——BOM——成本)，这可能适合某些设计。其简化PDN如图2所示；该图为AD9680评估板的部署。在该部署中，整个AD9680都可以使用3.3 V输入供电。

驱动AD9680的DC-DC转换器

通过移除为1.25 V域供电的单个LDO，还可进一步简化PDN。这是高效、较具性价比的解决方案。这种方案的困难之处在于确保DC-DC转换器的操作稳定性，从而不影响ADC性能。ADP2164驱动AD9680所有1.25 V域(AVDD1、AVDD1_SR、DVDD和DRVDD)的PDN如图3所示。

比较不同的PDN

对上文讨论的3个PDN以及第4个网络进行测试；第4个网络采用基准电源为AD9680评估板供电。表1列出了AD9680评估板上部署的各种输电网络。

表1. 输电网络列表
PDN设置	描述
基准	使用基准电源为AD9680供电
PDN #1	评估板上的默认PDN (如图1所示)
PDN #2	所有1.25 V域采用同一个LDO驱动 (如图2所示)
PDN #3	所有1.25 V域采用一个DC-DC转换器驱动(如图3所示)

由于SPIVDD可以支持1.8 V至3.3 V且被认为属于非关键节点，因此它采用1.8 V LDO输出供电。在一般系统部署中，SPIVDD可连接2.5 V或3.3 V域。也就是说，在那些SPI总线由很多ADC与DAC共享的系统中，仍旧应当监控SPIVDD连接。如有这种情况，那么必须非常仔细，确保正常的SPI操作不会导致SPIVDD域产生电源瞬变。如果SPIVDD变得低于阈值电平，那么这些电源瞬变可能会触发上电复位(POR)的情况。

表2. SNR性能对比(dBFS)
频率 (MHz)	基准	默认 (PDN #1)	简化 (PDN #2)	开关 (PDN #3)
63	66.5	66.5	66.6	66.7
170	66.4	66.1	65.9	66.2
340	64.8	64.5	64.5	64.7
450	64.0	63.7	63.6	63.8
765	62.5	62.2	62.2	62.3
985	61.3	61.0	61.0	61.1
1283	59.8	59.5	59.5	59.5
1725	57.7	57.4	57.4	57.5
1983	56.7	56.4	56.5	56.6

表3. SFDR性能对比(dBFS)
频率 (MHz)	基准	默认 (PDN #1)	简化 (PDN #2)	开关 (PDN #3)
63	83	82	88	83
170	86	85	85	84
340	77	76	76	76
450	72	72	71	71
765	77	76	76	82
985	77	76	76	83
1283	74	74	74	75
1725	67	67	68	67
1983	60	60	60	60

表2和表3分别显示了AD9680使用各种PDN的SNR和SFDR性能。根据AD9680数据手册提供各种奈奎斯特区的前端网络和寄存器建议设置。²

仅使用DC-DC转换器为AD9680的1.25 V域供电的PDN (PDN #3)在各种输入频率下显示出了良好的性能。这证明了可以组合域，并在不损失大量ADC性能的情况下以高效率、高性价比的方式为它们供电。采用基准源的PDN具有较佳的噪声性能，因为它是噪声较低的电源。然而，值得注意的是PDN #3始终比默认网络(PDN #1)具有更好的SNR性能。这可能是由于LDO具有良好的低频清除特性，但对于电路中存在高于几百kHz的情况却无能为力。这可以解释PDN #3的0.2 dB优势。

快速傅立叶变换图

图4和图5分别显示了170 MHz和785 MHz输入时的单音FFT。FFT未显示出频谱性能的下降，因为1.25 V域由单个DC-DC转换器供电。

开关杂散

除了噪声性能，由于采用了开关元件和磁性元件，因此还应当检查DC-DC转换器部署的杂散成分。此时，采用谨慎仔细的布局技术以降低接地环路和接地反弹将会是有好处的。有很多资源可以协助测量开关电源噪声^5,6。边带杂散出现在开关频率失调的两侧(本例中为1.2 MHz)。必须说明的是，图2或图3中的输出滤波器级是一个两级滤波器。这个两级滤波器是降低开关噪声(纹波)的主要贡献因素，有助于改善ADC噪声(SNR)性能。同样的道理，这个两级滤波器还可协助降低开关杂散，并在输出FFT中体现出来。在图6和图7中，它们分别表现为170 MHz和785 MHz。

通过了解PSRR (电源抑制比)或ADC的电源域，可估算边带杂散水平。⁷

图6. 170 MHz输入时的1.2 MHz边带开关杂散杂散水平 = –105 dBFS

图7. 785 MHz输入时的1.2 MHz边带开关杂散杂散水平 = –94 dBFS

DC-DC转换器开关电路仿真

使用诸如 ADIsimPE等工具，可以仿真DC-DC转换器输出端的两级滤波器。8 图8显示了ADIsimPE原理图，用来仿真PDN的输出噪声和稳定性特征。ADIsimPE是一款使用方便、功能强大的工具，可帮助系统工程师设计、优化和分析电源网络。

图9显示了第一级输出端的输出纹波以及电路第二级之后的滤波输出，采用ADIsimPE仿真。此处显示的纹波约为3 mV p-p。

表4. 图2中的PDN物料清单
索引标识符	数量	描述	制造商	部件编号	数值
C1	1	22 μF、6.3 V、X5R 0805电容	Murata	GRM21BR60J226ME39L	22 μF
C2	4	22 μF、6.3 V、X5R 0805电容	Murata	GRM21BR60J226ME39L	22 μF
Cf	1	0.1 μF、10 V、X5R 0402电容	Murata	GRM155R61A104KA01D	0.1 μF
C3, C4, C5, C6, C7, C8, C9, C10, C11, C12, C13, 14, C15, C16, 17, C18, C19	17	4.7 μF、6.3 V、X5R 0402电容	Murata	GRM155R60J475ME47D	4.7 μF
E1, E2, E3, E4, E5, E6	6	铁质片10 Ω 0402	Murata	BLM15AX100SN1D	10 Ω
L1	1	1.0 μH屏蔽电源电感，10 mΩ	Coilcraft	XAL5030-102ME	1.0 μH
L2	1	2.2 μH屏蔽电源电感，0.1 Ω	Coilcraft	ME3220-222ML	2.2 μH
Rf1	1	4.99 kΩ、1% 1、W/10 W 0402电阻	Panasonic	ERJ-2RKF4991X	4.99 kΩ
Rf2	1	41.2 kΩ、1% 1、W/10 W 0402电阻	Panasonic	ERJ-2RKF4122X	41.2 kΩ
Rb	1	23.2 kΩ、1% 1、W/10 W 0402电阻	Panasonic	ERJ-2RKF2322X	23.2 kΩ
ADP2164	1	IC、REG、降压ADJ、4 A、同步、 16引脚 LFCSP	Analog Devices	ADP2164ACPZ-R7
ADP1741	3	IC、REG、LDO、ADJ、2 A、 16引脚 LFCSP	Analog Devices	ADP1741ACPZ-R7
ADP171	2	IC、REG、LDO、ADJ、0.3 A、 5引脚 TSOT-23	Analog Devices	ADP171AUJZ-R7

物料清单

表4显示了AD9680评估板使用的简化PDN (如图2所示)物料清单。通过使用图3中的网络，系统设计人员可节省高达40%到45%的BOM成本。BOM成本是在一个使用广泛的电子元件供应商网站上通过计算千片订量价格估算的。

元件选型和布局

采用各种PDN供电时的ADC性能不仅取决于精心设计，还取决于元件选型以及它们在PCB上的布局。在开关电源内产生的大电流跳变通常会导致强磁场，它可以耦合到板上其它电磁元件上，包括匹配网络中发现的电感以及用于耦合模拟和时钟信号的变压器等。必须采用精心规划的电路板布局手段来防止这些磁场耦合到关键信号上。

电感选择

由于组成输出滤波器级的电感和电容输电量较大，因此需仔细进行选型。本例中，混合使用了屏蔽和非屏蔽电感。第一个滤波器级使用了一个屏蔽电感。本例中，第二级可以使用非屏蔽电感。然而，建议两级均使用屏蔽电感，较大程度降低EMI辐射。电感同样选用具有充足饱和电流(ISAT)和直流电阻(DCR)裕量的器件，确保它们不会饱和，或本身产生过多压降。

电容选择

建议使用X5R或X7R电容作为输出滤波器电容。电容还必须具有低ESR (等效串联电阻)。低ESR有助于降低输出端的开关纹波。较大程度降低总ESR和ESI (等效串联电感)的另一个诀窍是将电容并联连接。如图3和表4所示，第一个滤波器级使用2个22 μF电容，而第二个滤波器级使用4个22 μF电容。电容的电压额定值同样也是器件选型的重要依据。这是因为陶瓷电容的电介质随直流偏置的增加而下降。这意味着额定值为6.3 V的22 μF电容在4 V直流偏置下最多可能下降50%。⁹,¹⁰ 本例中，额定值为6.3 V的电容用于1.25 V电源。在输出端加入更多电容确实会略为增加BOM成本和电路板占位面积，但这样做可以保证抑制可能会影响ADC性能的开关噪声和纹波。

铁氧体磁珠选型

如图3所示，铁氧体磁珠用于隔离各种域。铁氧体磁珠的选择同样非常重要，因为如果铁氧体磁珠的DCR (直流电阻)高于所需水平，则会导致域的电压无法达到较优。这种低电压会致使ADC性能(SNR和SFDR)达不到较优。对于阻抗特性、最大直流搭载能力以及铁氧体磁珠的DCR应高度重视。¹¹

PCB布局考虑

为了较大程度减少开关稳压器和ADC之间的干扰，DC-DC转换器及其开关元件应放置在远离任何磁性元件对ADC造成干扰的地方(比如前段匹配网络或时钟网络)。进行DC-DC转换器布局设计时，两级滤波器应当尽量靠近DC-DC转换器，以便较大程度降低环路电流。

致谢

Justin Correll为测量和数据收集作出了贡献，在此表示衷心感谢。

结论

RF采样(或GSPS)ADC可对宽带宽进行数字化处理，在系统设计方面具有独特的优势。针对这些GSPS ADC，业界正在力求降低电源设计的复杂度、尺寸和成本。若足够重视设计、元件选型和PCN布局，则能够为GSPS ADC供电的低噪声、高性价比PDN是有可能实现的。因此，经过部署后，开关稳压器还有助于改善电源系统的效率，并节省运作成本和BOM，同时不会影响性能。