概览
优势和特点
- JESD204B Subclass 0或Subclass 1编码串行数字输出
- 信噪比(SNR)：70.6 dBFS（185 MHz AIN，250 MSPS）
- 无杂散动态范围(SFDR)：88 dBc（185 MHz AIN，250 MSPS）
- 总功耗：
711 mW (250 MSPS) - 1.8 V电源电压
- 1.8 V电源电压
- 1至8整数输入时钟分频器
- 采样速率最高达250 MSPS
- 中频采样频率最高达400 MHz
- 模数转换器(ADC)内置基准电压源
- 欲了解更多特性，请参考数据手册
产品详情
AD9250是一款双通道14位ADC，最高采样速率250 MSPS，旨在为低成本、小尺寸、宽带宽、多功能通信应用提供解决方案。
这款ADC内核采用多级、差分流水线架构，并集成了输出纠错逻辑。ADC内核具有宽带宽输入，支持用户可选的各种输入范围。集成基准电压源可简化设计。占空比稳定器可用来补偿ADC时钟占空比的波动，使转换器保持出色的性能。JESD204B高速串行接口可降低电路板布线要求，并减少接收器件所需的引脚数量。
默认情况下，ADC输出数据直接路由至两个JESD204B串行输出通道，这些输出设置为CML电平。四种模式支持M = 1或2（单通道或双通道转换器）与L = 1或2（单通道或双通道）的任意组合。在双通道ADC模式下，数据可以通过两个通道以最高采样速率250 MSPS发送。但是，如果通过一个通道发送数据，则仅支持最高125 MSPS的采样速率。器件提供同步输入（SYNCINB±和SYSREF±）。
需要时，灵活的关断选项可以明显降低功耗。每个通道通过专用快速检测引脚支持可编程超量程电平检测。
设置与控制编程利用三线式SPI兼容型串行接口来完成。
AD9250采用48引脚LFCSP封装，额定温度范围为−40°C至+85°C工业温度范围。
产品特色
- 集成双通道、14位、170 MSPS/250 MSPS ADC。
- 可配置的JESD204B输出模块支持每通道最高5 Gbps的采样速率。
- 片内锁相环(PLL)允许用户提供单个ADC采样时钟，对应JESD204B数据速率时钟由PLL乘以该ADC采样时钟产生。
- 支持可选RF时钟输入以简化系统板设计。
- 取得专利的差分输入在最高至400 MHz的输入频率下仍保持出色的信噪比(SNR)性能。
- 采用1.8 V单电源供电。
- 标准串行端口接口(SPI)支持各种产品特性和功能，例如：控制时钟DCS、省电模式、测试模式、基准电压模式、超量程快速检测以及串行输出配置等。
• 分集无线电系统
• 多模式数字接收机(3G)
TD-SCDMA、WiMax、WCDMA、CDMA2000、GSM、EDGE、LTE
• HFC数字反向路径接收器
• I/Q解调系统
• 智能天线系统
• 电子测试与测量设备
• 雷达接收机
• COMSEC无线电架构
• IED检测/干扰系统
• 通用软件无线电
• 宽带数据应用
奖项：AD9250荣获2012年电子设计奖！
产品生命周期
推荐新设计使用
本产品已上市。数据手册包含所有最终性能规格和工作条件。ADI公司推荐新设计使用这些产品。
评估套件 (3)
参考资料
-
Evaluating the AD9250/AD6673 Analog-to-Digital Converters10/11/2012WIKI
-
JESD204串行接口2/14/2015
-
JESD204B子类(第一部分)：JESD204B子类简介与确定性延迟10/28/2019
-
JESD204B子类(第二部分)：子类1与子类2系统考虑因素10/1/2019
-
高速数据转换器的最新高速JESD204B标准带来了验证挑战10/1/2019
-
交织采样ADC基础的基本原理10/1/2019
-
抓住JESD204B接口功能的关键问题9/1/2019
-
JESD204B发射器的三个关键物理层(PHY)性能指标9/1/2019
-
宽带数据转换器应用的JESD204B与串行LVDS接口考量8/1/2019
-
高速转换器应用指南：数字数据输出8/1/2019
-
消除影响JESD204B链路传输的因素8/1/2019
-
使用JESD204B同步多个ADC8/1/2019
-
为GSPS 或RF 采样ADC 供电：开关与LDO2/1/2016 模拟对话
-
为GSPS或RF采样ADC供电：开关与LDO11/1/2015
-
说变就变！让您的ADC通道数翻倍4/1/2017
软件代码及系统需求
评估软件
JESD204接口框架
Integrated JESD204 software framework for rapid system-level development and optimization
工具及仿真模型
Virtual Eval - BETA
Virtual Eval是一款网络应用程序，可帮助设计人员评估ADC和DAC产品。 利用ADI公司服务器上的详细模型，Virtual Eval在几秒内可仿真关键部件的性能特征。 对工作条件（如输入音和外部抖动）以及器件特性（如增益或数字下变频）进行配置。 性能特征包括噪声、失真和分辨率、FFT、时序图、频率响应图等。
IBIS模型
设计工具
ADIsimRF
ADIsimRF是一款简单易用的RF信号链计算工具。可以计算和导出多达50级的信号链级联增益、噪声、失真和功耗并绘制其曲线。ADIsimRF还包括丰富的ADI射频和混合信号元件的器件模型数据库。
ADC Companion Transport Layer RTL Code Generator Tool (Rev. 1.0)
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
Visual Analog
对于正在选择或评估高速ADC的设计工程师，VisualAnalog™是一个将一组功能强大的仿真和数据分析工具与一个用户友好的图形界面集成在一起的软件包。
配套产品推荐
AD9250 配套产品
推荐 使用的时钟驱动器
- For low jitter performance: AD9510, AD9511, AD9512, AD9513, AD9514, AD9515, AD9525.
- For low jitter performance and integrated VCO: AD9516-3, AD9516-4.
- For low jitter performance with jitter cleaning capability: ad9523, AD9523-1, AD9524.
推荐 使用的驱动放大器
- For differential RF/IF: ADL5562, ADL5565.
- For DC-coupled inputs: ADA4930-2, ADA4927-2, ADA4938-2.
- For a fully differential input and output DVGA in digital communications systems: ADL5202, AD8376.
设计资源
ADI始终把满足您可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。
| Part Number | Material Declaration | Reliability Data | Pin/Package Drawing | CAD Symbols, Footprints & 3D Models |
|---|---|---|---|---|
| AD9250BCPZ-170 | 材料声明 | 质量和可靠性 | 48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP) | |
| AD9250BCPZ-250 | 材料声明 | 质量和可靠性 | 48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP) | |
| AD9250BCPZRL7-170 | 材料声明 | 质量和可靠性 | 48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP) | |
| AD9250BCPZRL7-250 | 材料声明 | 质量和可靠性 | 48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP) | |
| Wafer Fabrication Data |
样片申请及购买
订购常见问题解答
有关在线订单、付款选项等问题的答案，请参阅我们的订购常见问题解答。
立即购买报价
(**)显示的立即购买报价和报价范围基于少量订单。
报价单
(*)所列的千片报价单仅供预算参考，指美元报价（规定订量的单价，美国离岸价），如有修改，恕不另行通知。由于地区关税、商业税、汇率及手续费原因，国际报价可能不同。对于指定订量报价或交货报价，请联系当地的ADI授权代理商。对于评估板和套件的报价是指单片价格。
交付周期
请参见我们的首席客户官关于交付周期的最新沟通说明。
采样
选择上方“样片”按钮将重定向至第三方ADI样片网站。登录后，所选部件将转移到您在此网站上的购物车。如果您之前从未使用过此网站，请创建一个新帐户。有关此样片网站的任何问题，请联系SampleSupport@analog.com。
购买评估板
所示报价为单片价格
以上评估板报价仅供人民币结算及大陆购买使用， ADI均提供正规发票，如需美金结算及其他地区购买请直接跳转至英文页面进行购买。