-
AD9516-4: 14-Output Clock Generator with Integrated 1.6 GHz VCO Data Sheet (Rev. C)5/9/2007PDF1859 kB
概览
优势和特点
- 低相位噪声锁相环(PLL)
片内VCO的调谐频率范围为1.45 GHz至1.80 GHz
可选外部VCO/VCXO，最高达2.4 GHz
1路差分或2路单端基准输入 - 6对1.6 GHz LVPECL输出
每对输出共用1至32分频器和粗调相位延迟
加性输出抖动：225 fs均方根值
通道间偏斜成对输出小于10 ps
- 4对800 MHz LVDS时钟输出
每对输出共用两个1至32级联分频器和粗调相位延迟
加性输出抖动：275 fs均方根值
上电时所有输出自动同步
提供手动输出同步
64引脚LFCSP - 欲了解更多特性，请参考数据手册
产品详情
AD9516-4*提供多路输出时钟分配功能，具有亚皮秒级抖动性能，并且片内集成锁相环(PLL)和电压控制振荡器(VCO)。片内VCO的调谐频率范围为1.45 GHz至1.80 GHz。也可以使用最高2.4 GHz的外部VCO/VCXO。
AD9516-4具有出色的低抖动和相位噪声特性，可极大地提升数据转换器的性能，并且也有利于其它相位噪声和抖动要求严苛的应用。
AD9516-4提供6路LVPECL输出（分为三对）、4路LVDS输出（分为两对）和8路CMOS输出（每路LVDS输出对应两路）。LVPECL输出的工作频率达1.6 GHz，LVDS输出的工作频率达800 MHz，CMOS输出的工作频率达250 MHz。
每对输出均有分频器，其分频比和粗调延迟（或相位）均可以设置。LVPECL输出的分频范围为1至32。LVDS/CMOS输出的分频范围最高可达1024。
AD9516-4提供64引脚LFCSP封装，可以采用3.3 V单电源供电。将电荷泵电源(VCP)与5V电压相连时，可以使用外部VCO，它需要更宽的电压范围。独立的LVPECL电源可以为2.5 V至3.3 V（标称值）。
AD9516-4的额定工作温度范围为−40°C至+85°C工业温度范围。
应用
- 低抖动、低相位噪声时钟分配
- 10/40/100 Gb/s网络线路卡，包括SONET、同步以太网、OTU2/3/4
- 前向纠错(G.710)
- 为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟
- 高性能无线收发器
- 自动测试设备(ATE)和高性能仪器仪表
产品生命周期
推荐新设计使用
本产品已上市。数据手册包含所有最终性能规格和工作条件。ADI公司推荐新设计使用这些产品。
评估套件 (1)
参考资料
-
AN-835: 高速ADC测试和评估 (Rev. 0)6/9/2013PDF1916 kB
-
AN-769: 基于AD9540产生多时钟输出 (Rev. 0)8/26/2010PDF130 kB
-
AN-0974: TD-SCMA多载波系统可行性研究 (Rev. 0)3/26/2010PDF772 kB
-
AN-873: ADF4xxx系列PLL频率合成器的锁定检测 (Rev. 0)9/25/2009PDF0
-
AN-0983: 零延迟时钟定时技术简介 (Rev. 0)12/11/2008PDF162 kB
-
AN-939: 利用AD9912的超奈奎斯特频率操作得到高RF输出信号 (Rev. 0)10/29/2007PDF0
-
AN-927: 确定杂散来源是DDS/DAC还是其他器件(例如开关电源)[中文版] (Rev. 0)7/12/2007PDF234 kB
-
AN-837: 基于DDS的时钟抖动性能与DAC重构滤波器性能的关系[中文版] (Rev. 0)12/28/2006PDF416 kB
-
AN-823: 时钟应用中的直接数字频率合成器[中文版] (Rev. 0)10/12/2006PDF303 kB
-
AN-756: 系统采样以及时钟相位噪声和抖动的影响[中文版] (Rev. 0)12/2/2004PDF808 kB
-
AN-501: 孔径不确定度与ADC系统性能[中文版] (Rev. A)11/29/2004PDF227 kB
-
AN-741: 鲜为人知的相位噪声特性11/29/2004PDF359 kB
-
UG-093：双通道、连续时间Σ-Δ调制器评估板用户指南4/8/2010PDF1449 kB
-
UG-075：AD9516-x、AD9517-x和AD9518-x评估板用户指南1/30/2010PDF1089 kB
-
AD9516 Schematic (Rev. D)7/27/2007PDF217 K
-
FAQs3/10/2020
-
RF、微波和毫米波IC选型指南7/13/2018PDF3 M
-
CN0243: 采用外部单频率参考的高动态范围RF发射器信号链，适合DAC采样时钟和IQ调节器本振生成6/13/2012PDF700 kB
-
Low-power direct digital synthesizer cores enable high level of integration2/20/2008
-
Improved DDS Devices Enable Advanced Comm Systems9/1/2006
-
ADI Buys Korean Mobile TV Chip Maker6/7/2006
-
Design A Clock-Distribution Strategy With Confidence4/27/2006
-
Understand the Effects of Clock Jitter and Phase Noise on Sampled Systems12/7/2004
-
Speedy A/Ds Demand Stable Clocks3/22/2004
-
ADI时钟： 优化和支持JESD204B接口10/27/2016
-
分辨率与ENOB – 这么多年后依然没弄清楚2/1/2013
-
使用高速转换器时，有哪些重要的PCB布局布线规则？2/1/2012
-
在选择模数转换器时，是否应该考虑串扰问题？11/1/2011
-
为什么模拟输入的相位平衡对于高速转换器设计如此重要？8/1/2011
-
使用高速转换器时，有哪些重要的PCB布局布线规则？5/1/2011
-
使用高速转换器时，有哪些重要的PCB布局布线规则？（第2部分）2/1/2011
-
使用高速转换器时，有哪些重要的PCB布局布线规则？（第1部分）11/1/2010
-
小心多个时钟沿！8/1/2010
-
掌握模数转换器的电源设计技巧3/1/2010
-
浅谈转换器的噪声!——第一部分11/1/2009
-
什么是（转换器）频率？9/1/2009
-
让共模电压问题不再棘手4/1/2009
-
您的滤波器工作正常吗？2/1/2009
软件代码及系统需求
驱动/参考代码
工具及仿真模型
设计工具
ADIsimCLK设计与评估软件
ADIsimCLK是一款专门针对ADI公司的超低抖动时钟分配和时钟产生产品系列而开发的设计工具。无论是在无线基础设施、仪器仪表、网络、宽带、自动测试设备领域，还是在其它要求可预测时钟性能的应用，ADIsimCLK都能帮助您迅速开发、评估和优化设计。
参考电路 (1)
设计资源
ADI始终把满足您可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。
| Part Number | Material Declaration | Reliability Data | Pin/Package Drawing | CAD Symbols, Footprints & 3D Models |
|---|---|---|---|---|
| AD9516-4BCPZ | 材料声明 | 质量和可靠性 | 64-Lead LFCSP (9mm x 9mm w/ EP) | |
| AD9516-4BCPZ-REEL7 | 材料声明 | 质量和可靠性 | 64-Lead LFCSP (9mm x 9mm w/ EP) | |
| Wafer Fabrication Data |
PCN-PDN信息
Select a model from the dropdown below to subscribe to PCN/PDN notifications and view past notifications as well.
支持与讨论
AD9516-4 讨论
样片申请及购买
订购常见问题解答
有关在线订单、付款选项等问题的答案，请参阅我们的订购常见问题解答。
立即购买报价
(**)显示的立即购买报价和报价范围基于少量订单。
报价单
(*)所列的千片报价单仅供预算参考，指美元报价（规定订量的单价，美国离岸价），如有修改，恕不另行通知。由于地区关税、商业税、汇率及手续费原因，国际报价可能不同。对于指定订量报价或交货报价，请联系当地的ADI授权代理商。对于评估板和套件的报价是指单片价格。
交付周期
请参见我们的首席客户官关于交付周期的最新沟通说明。
采样
选择上方“样片”按钮将重定向至第三方ADI样片网站。登录后，所选部件将转移到您在此网站上的购物车。如果您之前从未使用过此网站，请创建一个新帐户。有关此样片网站的任何问题，请联系SampleSupport@analog.com。
购买评估板
所示报价为单片价格
以上评估板报价仅供人民币结算及大陆购买使用， ADI均提供正规发票，如需美金结算及其他地区购买请直接跳转至英文页面进行购买。