概览
优势和特点
- 低相位噪声锁相环内核
- 最高250 MHz的基准输入频率
- 可编程双模预分频器
- 可编程电荷泵(CP)电流
- 独立的CP电源(VCPS)可扩展调整范围
- 两路1.6 GHz差分时钟输入
- 8个可编程分频器，1至32整数分频比
- 用于输出到输出延迟粗调的相位选择
- 4路独立的1.2 GHz LVPECL输出
- 加性输出抖动：225 fs rms
- 4路独立的800 MHz低压差模信号
- (LVDS)或250 MHz互补金属氧化物半导体
- (CMOS)时钟输出
- 加性输出抖动：275 fs rms
- 2路LVDS/CMOS输出提供精密延迟调整功能
- 串行控制端口
- 节省空间的64引脚LFCSP封装
产品详情
AD9510提供多路输出时钟分配功能，并集成一个片内锁相环(PLL)内核。它具有低抖动和低相位噪声特性，能够极大地提升数据转换器的时钟性能。4路独立的LVPECL时钟输出和4路LVDS时钟输出工作频率分别为1.2 GHz和800 MHz。可选的CMOS时钟输出工作频率为250 MHz。
PLL部分由可编程参考分频器(R)、低噪声鉴频鉴相器(PFD)、精密电荷泵(CP)和可编程反馈分频器(N)组成。将外部VCXO或VCO连接到CLK2和CLK2B引脚时，最高达1.6 GHz的PLL输出频率可以与输入参考REFIN同步。
时钟分配部分提供LVPECL输出和可编程为LVDS或CMOS的输出。每路输出都有一个可编程分频器，可以旁路该分频器或者设置最高32的整数分频比。
用户可以通过各分频器改变一路时钟输出相对于其它时钟输出的相位，这种相位选择功能可用于时序粗调。某些输出还提供可编程延迟特性，具有最长10 ns的用户可选满量程延迟值。该精调延迟模块通过一个5位字进行编程，提供32个可用的延迟时间供用户选择。
AD9510非常适合数据转换器时钟应用，利用亚皮秒抖动编码信号，可实现优质的转换器性能。
AD9510提供64引脚LFCSP封装，额定温度范围为-40°C至+85°C，可以采用3.3 V单电源供电。如果用户希望扩展外部VCO的电压范围，可以利用最高达5.5V的电荷泵电源VCP。
应用
- 低抖动、低相位噪声时钟分配
- 为高速ADC、DAC、DDS、DDC、DUC、MxFE™转换器提供时钟
- 无线基础设施收发器
- 高性能仪器仪表
- 宽带基础设施
产品生命周期
推荐新设计使用
本产品已上市。数据手册包含所有最终性能规格和工作条件。ADI公司推荐新设计使用这些产品。
评估套件 (1)
参考资料
-
AN-835: 高速ADC测试和评估 (Rev. 0)6/9/2013PDF1916 kB
-
AN-769: 基于AD9540产生多时钟输出 (Rev. 0)8/26/2010PDF130 kB
-
AN-0974: TD-SCMA多载波系统可行性研究 (Rev. 0)3/26/2010PDF772 kB
-
AN-873: ADF4xxx系列PLL频率合成器的锁定检测 (Rev. 0)9/25/2009PDF0
-
AN-0983: 零延迟时钟定时技术简介 (Rev. 0)12/11/2008PDF162 kB
-
AN-939: 利用AD9912的超奈奎斯特频率操作得到高RF输出信号 (Rev. 0)10/29/2007PDF0
-
AN-927: 确定杂散来源是DDS/DAC还是其他器件(例如开关电源)[中文版] (Rev. 0)7/12/2007PDF234 kB
-
AN-837: 基于DDS的时钟抖动性能与DAC重构滤波器性能的关系[中文版] (Rev. 0)12/28/2006PDF416 kB
-
AN-823: 时钟应用中的直接数字频率合成器[中文版] (Rev. 0)10/12/2006PDF303 kB
-
AN-756: 系统采样以及时钟相位噪声和抖动的影响[中文版] (Rev. 0)12/2/2004PDF808 kB
-
AN-501: 孔径不确定度与ADC系统性能[中文版] (Rev. A)11/29/2004PDF227 kB
-
AN-741: 鲜为人知的相位噪声特性11/29/2004PDF359 kB
-
FAQs3/10/2020
-
RF、微波和毫米波IC选型指南7/13/2018PDF3 M
-
ADIsimCLK™ Reference Design Files10/20/2015
-
Low-power direct digital synthesizer cores enable high level of integration2/20/2008
-
Improved DDS Devices Enable Advanced Comm Systems9/1/2006
-
ADI Buys Korean Mobile TV Chip Maker6/7/2006
-
Design A Clock-Distribution Strategy With Confidence4/27/2006
-
Understand the Effects of Clock Jitter and Phase Noise on Sampled Systems12/7/2004
-
Speedy A/Ds Demand Stable Clocks3/22/2004
工具及仿真模型
设计工具
ADIsimCLK设计与评估软件
ADIsimCLK是一款专门针对ADI公司的超低抖动时钟分配和时钟产生产品系列而开发的设计工具。无论是在无线基础设施、仪器仪表、网络、宽带、自动测试设备领域，还是在其它要求可预测时钟性能的应用，ADIsimCLK都能帮助您迅速开发、评估和优化设计。
设计资源
ADI始终把满足您可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。
| Part Number | Material Declaration | Reliability Data | Pin/Package Drawing | CAD Symbols, Footprints & 3D Models |
|---|---|---|---|---|
| AD9510BCPZ | 材料声明 | 质量和可靠性 | 64-Lead LFCSP (9mm x 9mm w/ EP) | |
| AD9510BCPZ-REEL7 | 材料声明 | 质量和可靠性 | 64-Lead LFCSP (9mm x 9mm w/ EP) | |
| Wafer Fabrication Data |
PCN-PDN信息
Select a model from the dropdown below to subscribe to PCN/PDN notifications and view past notifications as well.
样片申请及购买
订购常见问题解答
有关在线订单、付款选项等问题的答案，请参阅我们的订购常见问题解答。
立即购买报价
(**)显示的立即购买报价和报价范围基于少量订单。
报价单
(*)所列的千片报价单仅供预算参考，指美元报价（规定订量的单价，美国离岸价），如有修改，恕不另行通知。由于地区关税、商业税、汇率及手续费原因，国际报价可能不同。对于指定订量报价或交货报价，请联系当地的ADI授权代理商。对于评估板和套件的报价是指单片价格。
交付周期
请参见我们的首席客户官关于交付周期的最新沟通说明。
采样
选择上方“样片”按钮将重定向至第三方ADI样片网站。登录后，所选部件将转移到您在此网站上的购物车。如果您之前从未使用过此网站，请创建一个新帐户。有关此样片网站的任何问题，请联系SampleSupport@analog.com。
购买评估板
所示报价为单片价格
以上评估板报价仅供人民币结算及大陆购买使用， ADI均提供正规发票，如需美金结算及其他地区购买请直接跳转至英文页面进行购买。