AD9209
推荐新设计使用12 位、4GSPS、JESD204B/C 四通道模数转换器
- 产品模型
- 2
产品详情
- 灵活的可重新配置通用平台设计
- 支持单频段、双频段和四频段
- 数据路径和 DSP 模块可完全绕过
- 具有多芯片同步功能的片内 PLL
- 片外 PLL 的外部 RF 时钟输入选项
- 支持高达 12 GHz 的时钟输入频率
- 最大 ADC 采样率高达 4 GSPS
- 使用 JESD204C 的最大数据速率高达 4 GSPS
- 8 GHz 模拟输入频宽 (−3 dB)
- 4 GSPS 时的 ADC 交流性能
- 差分输入电压:1.4 V p-p
- 噪声密度:−151.5 dBFS/Hz
- HD2:2.7 GHz 时,为 −69 dBFS (−1 dBFS 为 AIN)
- HD3:2.7 GHz 时,为 −76 dBFS (−1 dBFS 为 AIN)
- 最差的其他情况(HD2 和 HD3 除外):2.7 GHz 时,为 −79 dBFS
- 辅助特性
- 相位相干快速跳频
- 具有可选分频比的 ADC 时钟驱动器
- 片内温度监控单元
- 灵活的 GPIOx 引脚
- 多种数字特性
- 可选采样过滤器
- 可配置的 DDC
- 8 个细调复数 DDC 和 4 个粗调复数 DDC
- 每个 DUC/DDC 48 位
- 可编程 192 抽头 PFIR 滤波器,用于接收均衡
- 支持通过 GPIO 加载的 4 种不同的配置文件设置
- 每个数据路径的可编程延迟
- 接收 AGC 支持
- 用于快速 AGC 控制,具有低延迟的快速检测
- 用于缓慢 AGC 控制的信号监控器
- 专用 AGC 支持引脚
- SERDES JESD204B/JESD204C 接口,16 个通道,速率高达 24.75 Gbps
- 每个 ADC 8 个通道
- 8 通道 JESD204B/JESD204C Tx (JTx)
- 支持实数或复数数字数据(8、12、16 或 24 位)
- 15毫米×15毫米、324 球 BGA,间距 0.8 毫米
AD9209 是一款 12 位四通道 4 GSPS 模数转换器 (ADC)。ADC 输入具有带过载保护的片内宽带缓冲区。该套件设计用于支持可对高达 8 GHz 的宽带信号进行直接采样的应用。片内低相位噪声锁相环 (PLL) 时钟频率合成器可用于生成 ADC 采样时钟,从而简化高频时钟信号的印刷电路板 (PCB) 分配。时钟输出缓冲区可用于将 ADC 采样时钟传输到其他套件。
四核 ADC 内核的误码率 (CER) 优于 1 × 10−20。低延迟快速检测和信号监控可用于自动增益控制 (AGC) 目的。灵活的 192 抽头可编程有限脉冲响应滤波器 (PFIR) 可用于数字滤波和/或均衡。可编程整数和分数延迟模块支持对模拟延迟不匹配的补偿。
数字信号处理 (DSP) 模块由每对 ADC 的两个粗略数字下变频器 (DDC) 和四个精细 DDC 组成。每个 ADC 可以与一个或两个主 DDC 级一起运行,以支持多频段应用。四个额外的精细 DDC 级可支持最多每个 ADC 四个频段。与每个 DDC 关联的 48 位数控振荡器 (NCO) 支持快速跳频 (FFH),同时与通过通用输入和输出 (GPIOx) 引脚或串行端口接口 (SPI)选择的多达 16 个独特频率分配保持同步。
AD9209 支持一个或两个 JTx 链路,这些链路可针对 JESD204B 或 JESD204C 子类操作进行配置,从而为每个 ADC 提供不同的数据路径配置。通过 SYSREF± 输入引脚支持多套件同步。
应用
- 无线通信基础设施
- 微波点对点、E 频段和 5G 毫米波
- 宽带通信系统
- DOCSIS 3.1 和 4.0 CMTS
- 相控阵雷达与电子战
- 电子测试和测量系统
参考资料
数据手册 1
用户手册 1
应用笔记 1
设计笔记 1
技术文章 4
FPGA 互操作性报告 1
器件驱动器 1
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
AD9209BBPZ-4G | 324-Ball BGA_ED (15mm x 15mm x 1.58mm) | ||
AD9209BBPZRL-4G | 324-Ball BGA_ED (15mm x 15mm x 1.58mm) |
这是最新版本的数据手册
软件资源
器件驱动器 1
Evaluation Software 1
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
找不到您所需的软件或驱动?
硬件生态系统
部分模型 | 产品周期 | 描述 |
---|---|---|
µModule降压稳压器 1 | ||
LTM8053 | 推荐新设计使用 | 40VIN、3.5A/6A 降压型超低噪声开关稳压器 μModule 稳压器 |
超低噪声稳压器 1 | ||
LTM8063 | 推荐新设计使用 | 40VIN、2A Silent Switcher µModule 稳压器 |
多个输出降压调节器 3 | ||
LTM4633 | 推荐新设计使用 | 三输出 10A 降压型 DC/DC μModule 稳压器 |
LTM4644 LTM4644-1 |
具有可配置4A输出阵列的四通道DC/DC μModule(电源模块)稳压器 |
LTM4616 | 推荐新设计使用 | 每通道 8A 输出的双通道、低 VIN DC/DC µModule 稳压器 |
集成VCO的锁相环 1 | ||
ADF4377 | 推荐新设计使用 | 带集成 VCO 的微波宽带频率合成器 |
全差分放大器 2 | ||
ADL5569 | 推荐新设计使用 | 6.0 GHz、超高动态范围、差分放大器 |
ADL5580 | 推荐新设计使用 | 具有 10 dB 增益的全差分 10 GHz ADC 驱动器 |
时钟产生器件 2 | ||
LTC6952 | 最后购买期限 | 具有 11 个输出并支持 JESD204B / JESD204C 协议的超低抖动、4.5GHz PLL |
HMC7044 | 推荐新设计使用 | 带JESD204B接口的高性能、3.2 GHz、14路输出抖动衰减器 |
时钟分配器件 3 | ||
HMC7043 | 推荐新设计使用 |
高性能、3.2 GHz、14输出扇出缓冲器 |
LTC6953 | 最后购买期限 | 具有 11 个输出并支持 JESD204B/JESD204C 协议的超低抖动、4.5GHz 时钟分配器 |
LTC6955 | 最后购买期限 | 超低抖动 7.5GHz 11 输出扇出缓冲器系列 |
正线性稳压器(LDO) 4 | ||
ADP1765 | 推荐新设计使用 | 5 A、低VIN、低噪声、CMOS线性稳压器 |
ADP7158 | 推荐新设计使用 |
2 A、超低噪声、高PSRR、固定输出、RF线性稳压器 |
ADM7172 | 推荐新设计使用 |
6.5 V、2 A、超低噪声、高 PSRR、快速瞬态响应 CMOS LDO |
ADM7150 | 推荐新设计使用 | 800 mA、超低噪声/高 PSRR LDO |
工具及仿真模型
S-参数 2
ADC Companion Transport Layer RTL Code Generator Tool
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
打开工具ADIsimPLL™
ADIsimPLL可以对ADI公司最新的高性能PLL产品进行快速、可靠的评估。它是目前最全面的PLL频率合成器设计和仿真工具,可实现所有对PLL性能有显著影响的重要非线性效应仿真。ADIsimPLL可以免去设计过程中的至少一项重复劳动,从而加快上市速度。
打开工具MxFE JESD204 Mode Selector Tool
The JESD204B/C Mode Selector Tool is a simple command line-based Windows executable that can be used to narrow down the number of JESD204x modes to only include those modes that support the user’s specific application use case. The tool guides the user through a use case description flow chart and gives the user a small list of applicable transmit and/or receive modes to choose from. This tool is applicable to the AD9081, AD9082, AD9177, AD9207, AD9209, AD9986, and AD9988.
打开工具AD9207/AD9209 AMI Model
打开工具High Speed Converter Toolbox for MATLAB
打开工具热模型 1
评估套件
最新评论
需要发起讨论吗? 没有关于 ad9209的相关讨论?是否需要发起讨论?
在论坛上发起讨论