本連載のPart 1では、フェーズ・ロック・ループ（PLL）の基本的な概念について説明しました。具体的には、通信システムにおけるPLLの使い方という観点から、そのアーキテクチャと動作原理について解説しました。
Part 2となる今回は、PLLを使用する際に問題になる可能性がある位相ノイズとリファレンス・スプリアスの話題を取り上げます。これらは何が原因で発生するのでしょう。また、どうすれば最小化できるのでしょうか。本稿では、それぞれの測定方法とシステム性能に及ぶ影響について解説します。また、PLLでは出力リーク電流も性能劣化の原因になります。これについては、オープンループの変調方式を例にとり、どのような問題が発生するのか具体的に解説します。
発振システムで発生するノイズ
発振システムを設計するにあたっては、周波数の安定性について注意深く検討しなければなりません。その際には、長期的な安定性と短期的な安定性の両方に気を配る必要があります。周波数の長期的な安定性は、長期間（数時間、数日、または数ヵ月）にわたる出力信号の変動に関する指標です。通常は、所定の期間における比率Δf/fとして規定されます。その単位は%またはdBです。
一方、短期的な安定性は、数秒以下の間に生じる変動に関する指標です。その変動は、ランダムなものかもしれませんし、周期的なものであるかもしれません。通常、信号の短期的な安定性について調べる際には、スペクトラム・アナライザを使用します。図1に示したのが、発振回路の一般的な出力スペクトルの例です。ランダムな周波数成分と離散的な周波数成分によって裾野が広がると共に、スプリアスのピークが生じていることがわかります。
離散的なスプリアス成分は、信号源における既知のクロック周波数、電源ラインの干渉、ミキサーによって生成される成分が原因で生じる可能性があります。一方、裾野の広がりを引き起こすランダムな変動の原因は位相ノイズです。位相ノイズは、能動デバイス／受動デバイスにおける熱ノイズ、ショット・ノイズ、フリッカ・ノイズが原因となって発生する可能性があります。
VCOの位相ノイズ
PLLシステムの位相ノイズについて説明する前に、まずはVCO（Voltage Controlled Oscillator：電圧制御発振器）の位相ノイズのことを押さえておきましょう。理想的なVCOでは、位相ノイズは発生しません。その出力をスペクトラム・アナライザで観測すると、1本のスペクトルだけが表示されることになります。当然のことながら、現実のVCOではそのような結果は得られません。VCOの出力にはジッタが含まれており、スペクトラム・アナライザによる観測結果には位相ノイズが現れます。ここで、位相ノイズのことを理解するために、図2に示すフェーザ表現について考えてみましょう。
この図は、角速度がωO、ピーク振幅がVSPKの信号を表しています。また、その上には角速度がωmの誤差信号が重畳しています。Δθrmsは位相変動のrms値であり、単位はrms度です。
多くの無線システムでは、総合的な積分位相誤差の仕様を満たす必要があります。その位相誤差は、PLLの位相誤差、変調器の位相誤差、ベースバンド成分に起因する位相誤差から成ります。例えばGSM（Global System for Mobile Communications）の場合、許容可能なトータルの誤差は5度（rms値）です。
リーソンの式
Leeson氏（稿末の参考資料6を参照）は、VCOの様々なノイズ成分を表すものとして、以下のような式を考案しました。
各変数の意味は以下のとおりです。
LPM： シングルサイドバンドの位相ノイズ密度（単位はdBc/Hz）
F： 動作電力レベルAにおけるデバイスのノイズ指数（線形）
k： ボルツマン定数。その値は1.38×10-23〔J/K〕
T： 温度（単位はK）
A： 発振器の出力電力（単位はW）
QL： 負荷のQ値（無次元）
fO： 発振器が生成する搬送波周波数
fm： 搬送波からの周波数オフセット
上記のリーソンの式は、以下の条件が満たされる場合に成り立ちます。
- fmは、1/f（フリッカ）ノイズのコーナー周波数よりも高いのリーソンの式は、以下の条件が満たされる場合に成り立ちます。
- 動作電力レベルにおけるノイズ指数の値が既知である
- デバイスの動作は線形
- Q値には、部品による損失、デバイスの負荷、 バッファの負荷の影響が含まれている
- 発振器では単一の共振器が使われている
リーソンの式を適用できるのは、“1/f”（より一般的には1/fγ）のフリッカ・ノイズが支配的な領域からの遷移が始まる周波数f1と、増幅されたホワイト・ノイズが支配的になり始める周波数f2の間の領域だけです。これについて示したものが、図3です（γ = 3）。f1はできるだけ低く抑えなければならず、一般的には1kHz未満とします。一方、f2は数MHzの領域にあります。高性能の発振システムを構成したい場合には、特に1/fノイズの遷移周波数が低いデバイスを選択しなければなりません。VCOの位相ノイズを最小化するためには、以下のようなガイドラインに従うとよいでしょう。
- バラクタのチューニング電圧は十分に高い値に維持します（通常は3V～3.8V）。
- DC電圧源にはフィルタを適用します。
- インダクタのQ値をできるだけ高くします。市販の一般的なコイルのQ値は50～60です。
- ノイズ指数が最小でフリッカ周波数が低い能動デバイスを選択します。フリッカ・ノイズは、帰還回路を使用することによって低減することができます。
- ほとんどの能動デバイスでは、ノイズ指数とバイアス電流のグラフは幅の広いU字状になります。その情報を基に、デバイスに対する最適なバイアス電流の値を選択します。
- タンク回路においては出力の平均電力を最大化します。
- VCOをバッファリングする場合には、ノイズ指数ができるだけ小さいデバイスを使用します。
ループのクローズ
ここまで、自励式のVCOの位相ノイズについて、またそれを最小化する方法について説明してきました。続いては、位相ノイズのループをクローズすることによる効果について考えてみます（Part 1も参照してください）。
図4は、PLLの位相ノイズに影響を及ぼす構成要素について説明するためのものです。システムの伝達関数は、以下の式で表すことができます。
ここでは、位相検出器のリファレンス入力に現れるノイズをSREFと呼ぶことにします。その値は、リファレンス用の分周回路と、メインのリファレンス信号のスペクトル純度に依存します。図中のSNは、帰還分周器によって位相検出器の周波数入力に現れるノイズです。また、SCPは、位相検出器によるノイズを表します（位相検出器の実装方法に依存します）。SVCOは、前掲の式で表されるVCOの位相ノイズです。
出力における総合的な位相ノイズ性能は、前掲の式の各項に依存します。システムのトータルのノイズは、出力におけるすべての影響をrms形式で加算することによって求められます（以下参照）。
ここで、各変数の意味は次のとおりです。
STOT2： 出力における位相ノイズのトータルの電力
X2： SNとSREFに依存して出力に現れるノイズの電力
Y2： SCPに依存して出力に現れるノイズの電力
Z2： SVCOに依存して出力に現れるノイズの電力
位相検出器の入力におけるノイズの項（SREFとSN）は、FREFと同じように処理され、システムのクローズドループ・ゲインによって増幅されます（以下参照）。
ループ帯域幅の内側の低い周波数では、次のような式が成り立ちます。
ループ帯域幅の外側の高い周波数では、次のような式が成り立ちます。
総合的な出力ノイズに対する位相検出器のノイズSCPの寄与分は、位相周波数検出器の入力におけるSCPの換算値を計算することによって求められます。位相検出器の入力における等価ノイズはSCP/Kdです。これが、クローズドループ・ゲインによって以下の式のように増幅されます。
出力位相ノイズに対するVCOのノイズSVCOの寄与分も、同じようにして計算します。ここでフォワード・ゲインは単純に1となります。したがって、出力ノイズに対するその寄与分は次の式で表されます。
クローズドループの応答におけるフォワード・ループのゲインGは、通常はローパス型の関数で表されます。つまり、低い周波数では値が非常に大きくなり、高い周波数では小さくなります。Hは定数であり、1/Nとして表されます。つまり、上の式の分母によってローパス特性が現れることになります。また、SVCOはクローズドループによってハイパス特性でフィルタリングされることになります。
稿末に示した参考資料1には、PLL/VCOのノイズに寄与する要因について同様に説明されています。クローズドループの応答は、3dBのカットオフ周波数がループ帯域幅BW で定義されるローパス・フィルタの特性を備えることを思い出してください。出力における周波数オフセットがBW よりも小さい場合、出力位相ノイズの応答において支配的な項はXとYになります。XとYは、リファレンスのノイズ、N（カウンタのノイズ）、チャージ・ポンプのノイズに起因するノイズの項です。つまり、SNとSREFを最小限に抑えつつ、Kdを大きくし、Nを小さくすることが、BW 内の位相ノイズを最小化することにつながります。なお、Nは出力周波数の設定に関係する値なので、一般的にはノイズを低減するために調整することはできません。
周波数オフセットがBWと比べてはるかに大きい場合、VCOのノイズであるSVCOが支配的なノイズの項になります。その原因は、ループにより、VCOの位相ノイズに対してハイパス・フィルタの効果が適用されることにあります。BW の値を小さくするのは、トータルの積分出力ノイズ（位相誤差）の最小化につながるので望ましいことだと言えます。しかし、BW の値が小さいということは、過渡応答が遅いということを意味します。そうすると、BW 内においてVCOの位相ノイズが寄与する度合いが増加します。したがって、BW を計算する際には、過渡応答とトータルの出力積分位相ノイズのトレードオフについて考慮しなければなりません。
ここで図5をご覧ください。これは、自励式のVCOの出力スペクトルと、PLLを構成するVCOの出力スペクトルを重ねて示したものです。この図から、PLLのループをクローズすることの効果を見てとることができます。PLLの帯域内のノイズは、自励式VCOのノイズと比較して減衰している点に注目してください。
位相ノイズの測定方法
位相ノイズを測定するための最も一般的な方法は、高い周波数に対応するスペクトラム・アナライザを使用するというものでしょう。それにより、図6に示すような標準的な測定結果が得られます。
スペクトラム・アナライザを使用すれば、単位帯域幅あたりの位相の変動を表すスペクトル密度を測定することができます。VCOの位相ノイズは、周波数領域で表すのが最も適切です。周波数領域において、スペクトル密度は、出力信号の搬送波周波数に対応するいずれかのサイドバンドのノイズを測定することによって求められます。位相ノイズの電力は、搬送波に対する所定のオフセット位置における周波数成分の比（単位はdBc/Hz）として規定されます。以下に示す式は、このSSB（シングルサイドバンド）の位相ノイズ（dBc/Hz）を表します。
図7に示したのは、スペクトラム・アナライザによる位相ノイズの測定方法です。スペクトラム・アナライザの背面パネルのコネクタからはリファレンス信号を得ることができます。そのための発振器は位相ノイズ性能に優れており、10MHz、0dBmに対応しています。図中の周波数シンセサイザ「ADF4112」は、R分周器、N分周器、位相検出器を内蔵しています。両分周器は、PCを介してプログラムすることが可能です。スペクトル・アナライザを使用すれば、周波数性能と位相ノイズ性能を測定することができます。
図8に、PLLシンセサイザの位相ノイズを測定した結果を示しました。測定の対象とするPLL回路は、ADF4112と村田製作所製のVCO「MQE520-1880」を組み合わせて構成しました。周波数と位相ノイズを5kHzの範囲で測定しています。リファレンス周波数fREFは200kHz（R = 50）で、出力周波数は1880MHz（N = 9400）です。PLLシンセサイザが理想的なものであれば、スペクトラム・アナライザのノイズ・フロアと1本の離散的なトーンしか表示されないはずです。もちろん、現実の回路ではそのような結果にはならず、そのトーンに加えてループの構成要素に起因する位相ノイズが表示されます。ループ・フィルタの値は、ループ帯域幅が約20kHzになるように選択しています。ループ帯域幅の内側のオフセット位置には、位相ノイズが平坦な部分が存在します。この領域は、「ループのクローズ」のセクションで示したfがループ帯域幅内にある場合の、X2とY2で表される位相ノイズに対応しています。オフセットは1kHzで規定しています。1kHzの帯域幅内において、位相ノイズの電力の測定値は-85.86dBc/Hzでした。この測定は、以下のような手順で行いました。
- 搬送波と、1kHzのオフセット位置におけるサイドバンド・ノイズの相対電力（単位はdBc）。
- スペクトラム・アナライザは、特定の分解能帯域幅（RBW：Resolution Bandwidth）で電力を表示します。図8のグラフでは、RBWを10Hzに設定しています。1Hzの帯域幅で電力を表すには、手順（1）で得られた値から10log(RBW)の値を差し引く必要があります。
- 手順（2）で得られた結果に対し、RBWの実装、対数表示モード、検出器の特性を考慮に入れた補正係数を加える必要があります。
- スペクトラム・アナライザ（「HP 8561E」を使用）による位相ノイズの測定は、マーカ・ノイズ関数（MKR NOISE）を使用することによって直ちに実行できます。この関数を使えば、上記の3つの要素を考慮した上で位相ノイズをdBc/Hzの単位で表示することが可能です。
上記の位相ノイズの測定値は、VCOの出力におけるトータルの位相ノイズです。PLLの構成要素の寄与分（位相検出器、R分周器／N分周器、位相検出器のゲイン定数に起因するノイズ）を推定したい場合には、結果をN2で除算します（または、上の結果から20logNの値を差し引きます）。それにより、位相ノイズのノイズ・フロアは、-85.86 - 20log(9400) = -165.3〔dBc/Hz〕と求まります。
リファレンス・スプリアス
インテジャーN型のPLL（出力周波数がリファレンス入力の整数倍）では、リファレンス・スプリアスが生じます。その原因は、チャージ・ポンプの出力がリファレンス周波数のレートで連続的に更新されることにあります。ここで、Part 1で説明したPLLの基本的なモデルについてもう一度考察してみましょう（図9）。
PLLがロックしているとき、PFDに入力される信号（fREFとfN）の周波数と位相は基本的に等しく、理論上、PFDからは信号が出力されないことになります。しかし、その状態では問題が生じる可能性があるので（これについてはPart 3で説明します）、PFDの設計には工夫が盛り込まれます。一般に、PLLがロックした状態では、チャージ・ポンプからは図10のような電流パルスが出力されるように設計されます。
このような非常に幅の狭いパルスにより、VCOを駆動するDC電圧は周波数fREFの信号によって変調されます。その結果、RF出力であるfREFの整数倍のオフセット周波数にリファレンス・スプリアスが生成されることになります。このリファレンス・スプリアスも、スペクトラム・アナライザによって検出できます。観測の対象とする範囲をリファレンス周波数の2倍以上に拡大すれば、図11のような標準的なスペクトルが得られるはずです。この例では、リファレンス周波数として200kHzを使用しています。そのため、1880MHzのRF出力から±200kHzの位置にリファレンス・スプリアスがはっきりと現れています。そのレベルは-90dBです。観測の対象とする範囲をリファレンス周波数の4倍以上に拡大すると、2×fREFの位置にあるスプリアスも確認できます。
チャージ・ポンプのリーク電流
シンセサイザの構成要素であるチャージ・ポンプの出力は、2つの信号が一致している際には高インピーダンスの状態になるようプログラムされています。理論上は、その期間にリーク電流が流れることはないはずです。しかし、実際には全体的なシステム性能に影響が及ぶほどのリーク電流が生じます。アプリケーションの中には、PLLをオープンループ・モードで使用して周波数変調（FM：Frequency Modulation）を行うものがあります。これは、シンプルかつ低コストでFMの機能を実装する方法です。また、クローズドループ・モードで変調を実現する場合よりも高いデータ・レートが得られます。クローズドループはFMを実現したい場合にも適切に動作しますが、データ・レートはループ帯域幅によって制限されます。オープンループの変調を利用する例としては、欧州で使われるコードレス電話機の標準規格であるDECT（Digital Enhanced Cordless Telecommunications）が挙げられます。同規格では、1.77GHz～1.90GHzの出力搬送波周波数、1.152Mbpsの高いデータ・レートが使用されます。
オープンループの変調を実現するシステムの例を図12に示しました。この回路は、次のような原理で動作します。最初にループはクローズの状態にあります。つまり、RF出力はfOUT = N fREFでロックされています。ここで変調信号をオンにします。この信号は、最初は単純なDC入力です。その後、チャージ・ポンプの出力を高インピーダンス・モードにすることで、ループがオープンになります。そして、変調信号（データ）がガウス・フィルタに供給されます。続いて変調電圧がVCOに到達し、KVが乗じられます。データのバーストが終了すると、ループはクローズドループの動作モードに戻ります。
一般にVCOは感度が高く（標準値で20～80MHz/V）、入力に小さな電圧ドリフトが存在すると、出力搬送波の周波数にもドリフトが生じます。この電圧ドリフトと、それによるシステムの周波数ドリフトは、高インピーダンスの状態ではチャージ・ポンプのリーク電流に直接的に依存します。そのリーク電流によって、ループのコンデンサが充電または放電されます（どちらになるかはリーク電流の極性に依存）。例えば、1nAのリーク電流により、ループのコンデンサ（例えば1000pF）の電圧はdV/dt = I/C（この例では1V/秒）で充放電されます。それにより、VCOのドリフトが生じます。ここで、VCOのKVが50MHz/Vで、ループが1ミリ秒だけオープンになると仮定します。その場合、1nAのリーク電流によって1000pFのコンデンサが充放電され、50kHzの周波数ドリフトが生じます。実際には、DECTのバーストはそれよりも短時間（0.5ミリ秒）です。そのため、コンデンサとリーク電流の条件がこの例のとおりであったとしても、ドリフトは50kHzよりも小さくなります。それでも、この種のアプリケーションにおいて、チャージ・ポンプのリーク電流は非常に重要な要素であることがわかります。
レシーバーの感度
レシーバーの感度というのは、弱い信号に対するレシーバーの応答能力を規定するものです。デジタル方式のレシーバーについては、特定のRFレベルにおける最大BER（Bit Error Rate）によって性能が規定されます。一般的には、デバイスのゲイン、ノイズ指数、イメージ・ノイズ、局部発振器（LO）の広帯域ノイズをまとめて等価ノイズ指数を求めるということが行われます。その結果によって、レシーバーの全体的な感度が算出されます。
LOの広帯域ノイズは、IFノイズのレベルを高めます。そのため、総合的なノイズ指数が低下します。例えば、FLO + FIFにおける広帯域の位相ノイズにより、FIFにはノイズ成分が生じます。これは、レシーバーの感度に対して直接的な影響を及ぼします。この広帯域の位相ノイズは、主にVCOの位相ノイズに依存します。
LOの近接位相ノイズも感度に影響を与えます。当然のことながら、FLOの付近のすべてのノイズにより、FIFの近くにノイズの成分が生成され、感度に直接的な影響が及びます。
レシーバーの選択度
レシーバーの選択度というのは、対象とする受信チャンネルに隣接するチャンネルに対して、レシーバーが応答する傾向について規定するものです。無線システムでは、この現象について表現するために隣接チャンネル干渉（ACI：Adjacent Channel Interference）という指標も使用されます。LOについて考察する際、選択度に関してはリファレンス・スプリアスが特に重要な要素になります。ここで図13をご覧ください。これは、LOにおけるスプリアス信号によって、隣接する無線チャンネルからのエネルギーは直接IF成分に変換されるということを示したものです。ここで、スプリアス信号は、チャンネル間隔周波数と同じ間隔で生じるものとします。対象とする受信信号は遠くて弱く、隣接チャンネルに関連する不要な成分は近くて強いというケースは少なくありません。そうした場合、特にスプリアスが問題になります。つまり、システムの選択度に関して言えば、PLLのリファレンス・スプリアスは小さいほど望ましいということです。
まとめ
今回（Part 2）は、PLLシンセサイザに関連するいくつかの重要な仕様について解説すると共に、それらの測定方法と測定結果の例を示しました。また、位相ノイズ、リファレンス・スプリアス、リーク電流がシステムに与える影響について簡単に説明しました。
Part 3では、PLLシンセサイザを構成する回路ブロックについて解説します。また、PLLのアーキテクチャであるインテジャーN型とフラクショナルN型の比較も行います。
参考資料
- Mini-Circuits Corporation「VCO Designers’ Handbook（VCO設計者向けのハンドブック）」1996年
- L.W. Couch「Digital and Analog Communications Systems（デジタル／アナログ通信システム）」Macmillan Publishing Company、New York、1990年
- P. Vizmuller「RF Design Guide（RF回路の設計ガイド）」Artech House、 1995年
- R.L. Best「Phase Locked Loops: Design, Simulation and Applications（フェーズ・ロック・ループ：その設計、シミュレーション、アプリケーション）」3rd edition、McGraw-Hill、1997年
- D.E. Fague「Open Loop Modulation of VCOs for Cordless Telecommunications（コードレス電気通信におけるVCOのオープンループの変調）」RF Design、1994年7月
- D. B. Leeson「A Simplified Model of Feedback Oscillator Noise Spectrum（帰還型発振器のノイズ・スペクトルのシンプルなモデル）」Proceedings of the IEEE、Volume 42、1965年2月、pp. 329.330
謝辞
位相ノイズとリファレンス・スプリアスの測定に協力してくれたBrendan Daly（リムリックのRFアプリケーション・グループに所属）に感謝します。
