-
ADF4206/07/08: PLL周波数シンセサイザ、デュアル (Rev. 0)8/28/2008PDF181 kB
製品概要
機能と利点
- ADF4206：550MHz/550MHz
- ADF4208：2.0GHz/1.1GHz
- 電源電圧：2.7～5.5V
- 選択可能なチャージ・ポンプ電源（VP）により3Vシステムにおけるチューニング電圧を拡張可能
- チャージ・ポンプ電流を選択可能
- オンチップの発振回路
- 選択可能なデュアル係数プリスケーラ
RF2：32/33または64/65
RF1：32/33または64/65 - 3線シリアル・インターフェース
- パワーダウン・モード機能
製品概要
ADF4206/ADF4208はデュアル周波数シンセサイザで、ワイヤレス・レシーバ／トランスミッタのアップコンバージョン／ダウンコンバージョン部で局部発振器を実現します。ローノイズのデジタルPFD（位相周波数検出器）、高精度のチャージ・ポンプ、プログラマブルなリファレンス・デバイダ、プログラマブルなAカウンタとBカウンタ、およびデュアル係数プリスケーラ（P/P＋1）で構成されます。デュアル係数プリスケーラ（P/P＋1）にAカウンタ（6ビット）とBカウンタ（11ビット）を追加することで、Nデバイダ（N＝BP＋A）を実現します。さらに14ビットのリファレンス・カウンタ（Rカウンタ）により、PFD入力におけるREFIN周波数を選択できます。シンセサイザを外付けのループ・フィルタおよびVCO（電圧制御発振器）と組み合わせて使用すれば、完全なPLL（フェーズ・ロック・ループ）になります。
製品カテゴリ
製品ライフサイクル
製造中
この製品ファミリーの1つ以上の型番が生産／供給中です。新規の設計に適していますが、より新しい代替製品を提供している場合があります。
参考資料
-
AN-873: ADF4xxx PLLシンセサイザ・ファミリーでのロック検出 (Rev. 0)12/6/2006PDF349 kB
-
Ask the Applications Engineer - PLL Synthesizers (Rev. AN-30)12/6/2004PDF184 kB
-
PLL／シンセサイザ1/1/2000PDF
-
FAQ7/26/2017
-
Phase-Locked Loops for High-Frequency Receivers and Transmitters - Part 37/1/1999 アナログ・ダイアログ
-
高周波レシーバー／トランスミッタ向けのPLL【Part 2】5/1/1999 アナログ・ダイアログ
-
高周波レシーバー／トランスミッタ向けのPLL【Part 1】3/1/1999 アナログ・ダイアログ
ツールおよびシミュレーション
設計ツール
ADIsimRF
アナログ・デバイセズのADIsimRF設計ツールは、カスケード・ゲインやノイズ指数、IP3、P1dB、総合消費電力などRFシグナル・チェーン内の最も重要なパラメータの計算を行います。
ADIsimPLL™
アナログ・デバイセズの新しい高性能PLL製品を迅速かつ確実に評価できるツールです。現在利用できるツールの中で、最も総合的なPLLシンセサイザーの設計／シミュレーション・ツールです。実施されるシミュレーションには、主要な非線形効果が含まれており、これはPLLの性能に大きく影響を及ぼします。ADIsimPLLによって、設計プロセスの繰り返し作業が1つ以上排除されるため、設計から製品の市場投入までの期間が大幅に短縮することができます。
おすすめ製品
ADF4208 コンパニオン製品
推奨 Linear Regulators
- For ultralow noise, 3V applications,150 mA output: ADP150.
- For high accuracy, 5V applications: ADP3334.
- For ultalow noise, 3V applications, 200 mA output: ADP151.
- For a step up, 3V to 5V regulator: ADP1613.
推奨 Divide-by-4 Prescaler
- For a low noise, low power, fixed RF block: ADF5001.
推奨 Modulators/Demodulators
推奨 PLL Active Filter
- For an ultralow noise, rail-to-rail amplifier: OP184.
