ADRV9042

推荐用于新设计

具有DFE、400MHz iBW射频收发器的8T8R SoC

Viewing:
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

概述

  • 高度集成的收发器
  • 8个发射(Tx)、8个接收(Rx)和2个观测接收器(ORx)
  • LO调谐范围:600MHz至7125MHz
  • RF范围:500MHz至7455MHz¹
  • 零中频架构可减小系统尺寸、重量和功耗(SWaP)
    • 初始校准和运行时校准确保高性能
  • 两个完全集成式小数N分频RF频率合成器
  • 双外部LO输入,支持高达6GHz的工作频率
  • 用于所有本振(LO)和基带时钟的多芯片相位同步
  • 单频段和多频段(N × 2T2R/4T4R)能力
  • 可调谐范围内支持4种独立频段配置文件(频段配置文件定义了通道的带宽和总采样率)
  • 完全集成的DPD,支持高达400MHz iBW/OBW
  • 启用DFE时,RF前端支持高达660MHz瞬时带宽和400MHz占用带宽
  • 禁用DFE时,支持高达400MHz瞬时/占用带宽
  • 支持JESD204B和JESD204C数字接口
  • 简化热管理和功耗挑战
  • TDD模式下,启用全部DFE功能且iBW/OBW²为100MHz时,功耗为10.44W
  • 间歇工作时最高结温为125°C,连续工作时为110°C(基于加速因子,高于110°C工作对使用寿命的影响可通过低于110°C工作来补偿)
  • 完全集成的DFE(DPD、CDUC、CDDC和CFR)引擎可减少FPGA资源占用,将SERDES通道速率减半,并简化设计
    • DPD自适应引擎用于功率放大器线性化
    • CDUC/CDDC——每个发射器/接收器通道最多支持8个分量载波(CC)
    • 多级CFR引擎
  • 低功耗监控和睡眠模式
ADRV9042
具有DFE、400MHz iBW射频收发器的8T8R SoC
ADRV9042 Functional Block Diagram ADRV9042 Pin Configuration ADRV9042 Chip Illustration
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目
提问

参考资料

了解更多
添加至 myAnalog

Add media to the Resources section of myAnalog, to an existing project or to a new project.

创建新项目

软件资源

API Device Drivers 1

Device Application Programming Interface (API) C code drivers provided as reference code allows the user to quickly configure the product using high-level function calls. The library acts as an abstraction layer between the application and the hardware. The API is developed in C99 to ensure agnostic processor and operating system integration. Customers can port this application layer code to their embedded systems/ Baseband Processor by integrating their platform-specific code base to the API HAL layer. To request this software package, go to the Software Request Form signed in with your MyAnalog account and under “Target Technology option - select “Wireless Communications" and choose processor/SOC as "ADRV9040 or ADRV9044" , select the check box as well and submit the form. You will receive an email notification with a link for software download.


硬件生态系统

部分模型 产品周期 描述
RF放大器 2
ADRF5515A 推荐用于新设计 双通道,3.3 GHz至4.0 GHz,20 W接收器前端
ADRF5515 推荐用于新设计

双通道,3.3 GHz至4.0 GHz,20 W接收器前端

RF开关 1
ADRF5250 推荐用于新设计 0.1 GHz至6 GHz硅SP5T开关
低噪声放大器(LNA)和功率放大器 2
ADL5545 推荐用于新设计 30 MHz 至 6 GHz RF/IF 增益模块
ADL5611 推荐用于新设计 30 MHz 至6 GHz RF/IF增益模块
开关稳压器和控制器 5
ADP5056 推荐用于新设计 集成式三通道降压调节器电源解决方案
LT8627SP 推荐用于新设计 具有超低噪声的18V/16A降压型Silent Switcher 3
LT83205 推荐用于新设计 具有超低噪声基准电压源的 18V、5A 降压型 Silent Switcher 3
MAX20840T 量产 具有 PMBus 的 40A、2MHz、2.7V 至 16V 集成降压开关稳压器
LT8625SP/
LT8625SP-1
具有超低噪声基准电压源的18V/8A降压型Silent Switcher 3
时钟IC 2
AD9528 推荐用于新设计 提供14路LVDS/HSTL输出的JESD204B/JESD204C时钟发生器
AD9545 推荐用于新设计 IEEE1588 第 2 版以及 1 pps 同步器和自适应时钟转换器
Modal heading
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目

工具及仿真模型

SDR Integrated Transceiver Design Resources

This site contains the device documentation packages for the SDR Integrated Transceivers including user guides, IBIS models, and PCB files.

打开工具

ADIsimRF

ADIsimRF是一款简单易用的RF信号链计算工具。可以计算和导出多达50级的信号链级联增益、噪声、失真和功耗并绘制其曲线。ADIsimRF还包括丰富的ADI射频和混合信号元件的器件模型数据库。

打开工具

评估套件

eval board
EVAL-ADRV904x

产品详情

介绍

ADRV904x 系列评估系统使客户能够评估 ADRV904x 设备,而无需开发定制硬件或软件。该系统由 ADRV904x 客户评估 (CE) 板和 ADS10-V1EBZ 主板组成,并配有配套的墙壁适配器电源。评估软件使用由 Analog Devices, Inc. 开发的分析、控制、评估 (ACE) 软件,并通过 ADRV904x 专用板插件进行扩展。该插件可以在通过以太网与 ADS10-V1EBZ 主板通信的 Windows 主机 PC 上与 ACE 一起运行。ADS10-V1EBZ 用作基带处理器,运行应用程序(ADRV904x 命令服务器),用于控制和与 ADRV904x 设备通信。

本文档还可作为 ADRV904x 配置器的快速入门指南,该配置器集成在 ACE 的 ADRV9040 板插件中。ADRV904x 配置器允许用户探索 ADRV904x 设备的各种配置,以达到所需的用例配置。ADRV904x 配置器还概述了所选配置的接收器 (Rx)、发射器 (Tx) 和观测接收器 (ORx) 数据路径的频率响应。

本用户指南详细介绍了安装 ADRV904x 评估软件、编程现有用例以及评估 ADRV904x 发射器、接收器和观测接收器数据路径所需的步骤。本用户指南的配置器部分允许用户生成新的用例并查看其对应的 ADRV904x 数据路径配置和过滤器图。请注意,随着配置器开发的进展和工具中添加的附加功能,该文档也会更新。

eval board
ADS10-V1EBZ

ADS10-V1EBZ Evaluation Board

特性和优点

Xilinx Virtex Ultrascale+ XCVU35P-3FSHV2892E FPGA.

  • One (1) FMC+ connector.
  • Twenty (24) 32.75Gbps transceivers supported by one (1) FMC+ connector.
  • On-board HBM DRAM in FPGA.
  • Simple USB 3.0 port interface.

产品详情

When connected to a specified Analog Devices high speed converter evaluation board, the ADS10-V1EBZ works as a data capture/transmit board. Designed to support the highest speed JESD204B/C data converters, the FPGA on the ADS10-V1EBZ acts as the data receiver for high speed ADC's, and as the transmitter for high speed DAC's.

EVAL-ADRV904x
EVAL-ADRV904x Board Photo Angle View EVAL-ADRV904x Board Photo Top View EVAL-ADRV904x Board Photo Bottom View
ADS10-V1EBZ
ADS10-V1EBZ Evaluation Board
ADS10-V1EBZ - Top View ADS10-V1EBZ - Bottom View ADS10-V1EBZ - Angle View

最新评论

需要发起讨论吗? 没有关于 ADRV9042的相关讨论?是否需要发起讨论?

在EngineerZone®上发起讨论

近期浏览