ADP5014
Info : 推荐新设计使用
searchIcon
cartIcon

ADP5014

集成四通道低噪声降压稳压器的电源解决方案



更多 showmore-icon

Info : 推荐新设计使用 tooltip
Info : 推荐新设计使用 tooltip
特性
  • 输入电压范围:2.75 V至6.0 V
  • 可编程输出电压范围:0.5 V至0.9 × PVINx
  • 低输出噪声:~25 μV rms(VOUT ≤ VREF时)
  • 输出精度:±1.0%(整个温度范围内)
  • 可调开关频率范围:500 kHz至2.5 MHz
  • 功率调节
    • 通道1和通道2:可编程2 A/4 A同步降压稳压器,或单通道8 A输出(并联使用)
    • 通道3和通道4:可编程1 A/2 A同步降压稳压器,或单通道4 A输出(并联使用)
  • 灵活的并行操作
  • 精密使能,0.6 V阈值
  • 用于上电和关断时序的手动或序列模式
  • 可选FPWM或PSM工作模式
  • 精密欠压比较器
  • 频率同步输入或输出
  • 有源输出放电开关
  • 可选通道通过工厂熔断器提供电源良好指示
  • UVLO、OVP、OCP和TSD保护
  • 40引脚、6 mm × 6 mm LFCSP封装
  • 结温范围:-40°C至+125°C


更多细节
show more Icon

ADP5014在一个40引脚LFCSP封装中集成四个高性能、低噪声降压稳压器。依赖其低输出噪声性能(~25 μV rms,VOUT ≤ VREF时),低噪声降压稳压器可为噪声敏感型信号链产品上电。

ADP5014中的所有通道均集成高端和低端功率金属氧化物半导体场效应晶体管(MOSFET)。通道1和通道2同时提供2 A或4 A的可编程输出电流。以并联配置方式组合通道1和通道2可提供高达8 A的单路输出电流。

通道3和通道4同时提供1 A和2 A的可编程输出电流。以并联配置方式组合通道3和通道4可提供高达4 A的单路输出电流。

ADP5014具有两种使能模式。手动模式具有四个独立精密使能引脚,可手动使能各调节器。或者,序列模式具有一个分组的精密使能信号,在各供电轨上集成可编程上电和关断延迟定时器,可满足特定的供电轨时序要求。

ADP5014的开关频率可编程或同步至500 kHz至2.5 MHz的外部时钟。

ADP5014提供其它主要特性,如可选强制脉冲宽度调制(FPWM)/省电模式(PSM)、欠压输出(UVO)、有源输出放电和电源良好指示。其它安全特性包括输入欠压闭锁(UVLO)、过压保护(OVP)、过流保护(OCP)和热关断(TSD)。

应用

  • RF收发器、高速模数转换器(ADC)/数模转换器(DAC)、混合信号ASIC
  • 现场可编程门阵列(FPGA)和处理器应用
  • 安防和监控
  • 医疗应用


产品技术资料帮助

close icon

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

参考资料

产品型号 引脚/封装图-中文版 文档 CAD 符号,脚注和 3D模型
ADP5014ACPZ-R7
  • HTML
  • HTML

软件和型号相关生态系统

评估套件 1

reference details image

EVAL-ADP5014

ADP5014 评估板 

zoom

EVAL-ADP5014

ADP5014 评估板 

ADP5014 评估板 

特性和优点

  • ADP5014的全功能评估板
  • 紧凑的解决方案
  • 4层玻璃化转变高温(TG) PCB,实现出色的散热性能
  • 通过垂直印刷电路尾引脚接头可方便地连接
  • 电源电压
    • 2.75 V至6.0 V (PVINx)
  • 提供模式选项,可选择手动或序列使能
  • 提供模式选项,可选择PSM或FPWM操作
  • 可编程开关频率:500 kHz至2.5 MHz
  • 频率同步输入或输出

产品详情

ADP5014-EVALZ评估板在一个40引脚LFCSP封装中集成四个高性能降压稳压器,可满足严苛的性能和电路板空间要求。


有关ADP5014稳压器的完整详情可参考ADI公司提供的ADP5014数据手册。使用此评估板时,应同时参阅数据手册和用户指南UG-1137。



工具及仿真模型 2

LTspice®是一款强大高效的免费仿真软件、原理图采集和波形观测器,为改善模拟电路的仿真提供增强功能和模型。

启动此部分的现成LTspice演示电路:

1步:下载并在计算机上安装LTspice

2步:单击下面的链接,下载演示电路。

3步:如果在单击以下链接之后LTspice未自动打开,可通过右击该链接并选择“目标另存为”来运行该仿真。将文件保存到计算机之后,请启动LTspice并从“文件”菜单中选择“打开”来打开演示电路。

参考电路 1

Artix US+ Rail Consolidation – Minimum Rails (AU10P/15P) Power Tree

用于AU10/15P和AU20/25P的最低供电轨——非硬件验证设计

zoomopens a dialog

Artix UltraScale+

用于AU10/15P和AU20/25P的最低供电轨——非硬件验证设计

Artix UltraScale+

参考设计

tooltip Info:参考设计
用于AU10/15P和AU20/25P的最低供电轨——非硬件验证设计

特性和优点

  • Xilinx Artix® UltraScale+ devices are the industry’s only cost-optimized FPGAs based on an advanced, production-proven 16nm architecture for best-in-class performance/watt.

  • Analog Devices, Inc. supports power delivery solutions for the Artix Ultrascale+ low-cost designs. Monolithic solutions are used to power Xilinx FPGA and/or SoC rails as well as other system rails. These regulators are highly integrated discrete solutions optimized for cost, efficiency and footprint.

  • ADI provides supporting documentation including power schematics, layout, LTpowerPlanner® and applicable LTpowerPlay® configuration files to enable you to validate the power solution for your application seamlessly.

  • For a complete list power designs and use cases, please contact your local FAE.

  • Key Power for full management devices are used as follows:

    • LTC3307A
    • LTC3309A
    • ADP125
    • LTC3617 (Optional DDR)
    • LTC3618
    • ADM1186 (Optional Monitoring & Sequencing)
查看参考设计详情 external link

最新评论

需要发起讨论吗? 没有关于 adp5014的相关讨论?是否需要发起讨论?
在论坛上发起讨论

近期浏览