ADRV9042

発売前

8T8R SoC with DFE, 400 MHz iBW RF Transceiver

データシート (Rev. C) 製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品の詳細

  • Highly integrated transceiver
  • 8 transmit (Tx), 8 receive (Rx), and 2 observation receivers (ORx)
  • LO tuning range: 600 MHz to 7125 MHz
  • RF range: 500 MHz to 7455 MHz1
  • Zero-IF architecture reduces system size, weight, and power (SWaP)
    • Initial and run time calibrations maintain high performance
  • Dual fully integrated fractional-N RF synthesizers
  • Dual external LO inputs supporting operation up to 6 GHz.
  • Multichip phase synchronization for all local oscillator (LO) and baseband clocks
  • Single and multiband (N × 2T2R/4T4R) capability
  • 4 individual band profiles within tunable range (band profiles define bandwidth and aggregate sampling rate of a channel)
  • Fully integrated DPD supporting up to 400 MHz iBW/OBW
  • Supports up to 660 MHz instantaneous BW, 400 MHz occupied BW on RF front end with DFE enabled
  • Supports up to 400 MHz instantaneous/occupied BW with DFE disabled
  • Supports JESD204B and JESD204C digital interface
  • Simplifying thermal and power consumption challenges
  • 10.44 W power consumption for the TDD mode, full DFE features enabled use case with 100 MHz iBW/OBW2
  • 125°C maximum junction temperature for intermittent operation, 110°C for continuous (operating lifetime impact at >110°C can be offset by operation at <110°C based on acceleration factors)
  • Fully integrated DFE (DPD, CDUC, CDDC, and CFR) engine reduces FPGA resources, halves SERDES lane rate, and simplifies designs
    • DPD adaptation engine for power amplifier linearization
    • CDUC/CDDC—maximum of 8 component carriers (CCs) per each transmitter/receiver channel
    • Multistage CFR engine
  • Low power monitor and sleep modes
ADRV9042
8T8R SoC with DFE, 400 MHz iBW RF Transceiver
ADRV9042 Functional Block Diagram ADRV9042 Pin Configuration ADRV9042 Chip Illustration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

ユーザ・ガイド 1

アプリケーション・ノート 7

技術記事 4

製品ハイライト 1

さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

APIデバイス・ドライバ 1

デバイスのアプリケーション・プログラミング・インターフェース（API）のC言語ドライバは、参照用コードとして提供されており、ユーザーが、高度な関数呼び出しを使用して製品を迅速に設定できるようにします。このライブラリは、アプリケーションとハードウェアの間で抽象化レイヤとして機能します。APIはC言語のC99で開発されており、プロセッサとオペレーティング・システムに依存しない統合を保証しています。プラットフォーム固有のコード・ベースをAPI HAL層に統合することで、このアプリケーション層のコードを組込みシステム／ベースバンド・プロセッサに移植することができます。このソフトウェア・パッケージをリクエストするには、MyAnalogアカウントでサイン・インした状態でソフトウェアのリクエスト・フォームにアクセスし、対象テクノロジーの項目で「Wireless Communications（ワイヤレス通信）」を選択し、「Processor/SOC (プロセッサ/SOC)」でADRV9040またはADRV9044を選択し、チェックボックスも選んでからフォームを送信してください。ソフトウェア・ダウンロードのためのリンク付きのメール通知が送信されます。

ツールおよびシミュレーション

SDR集積化トランシーバの設計リソース

このサイトには、SDR集積化トランシーバのデバイスに関連した文書のパッケージ（ユーザー・ガイド、IBISモデル、PCBファイルを含む）があります。

ツールを開く

ADIsimRF

ADIsimRFは使いやすいRFシグナル・チェーン計算ツールです。最大50段までのシグナル・チェーンについて、カスケード・ゲイン、ノイズ、歪み、消費電力を計算し、プロット、エクスポートが可能です。ADIsimRFには、アナログ・デバイセズのRFおよびミックスド・シグナル部品のデバイス・モデルの広範なデータ・ベースも含まれています。

ツールを開く

最新のディスカッション

ADRV9042に関するディスカッションはまだありません。意見を投稿しますか？

EngineerZone®でディスカッションを始める

最近表示した製品