概要
無線の展開を広い範囲で促進するには、無線システムが低コストであることと電力効率に優れていることが、事業者にとっての重要な検討事項となります。ハイブリッド・ビームフォーミング（HBF）は、これらの設計目標に対応する効果的な方法です。本稿では、大規模マルチ入力マルチ出力（mMIMO）無線システムに適用される、新しいポスト・パワー・アンプ（ポストPA）HBFアーキテクチャについて解説します。ここで示すのは、アナログ・デバイセズのADRF5347 SP4Tを2個使用して、mMIMOシステムの各種要求を満たしながら合計システム・コストの削減を可能にする、ポストPA位相シフティング・ブロック用の効果的なソリューションです。本稿ではmMIMO無線について解説しますが、ポストPA HBFアプローチは汎用的なもので、様々なタイプの無線通信（スモール・セル、マクロ、ミリ波、衛星）、レーダー・アプリケーション（産業用、自動車用、防衛用）、あるいは無線周波数センシング／イメージング・アプリケーションに利用することができます。
はじめに
過去10年間で、グローバル化の傾向により、データの交換やビデオ通話の使用が大幅に増加しました。これと並行して、デジタル化とオートメーションの興隆は、特にIoT、物流、製造、輸送、ヘルスケアを始めとする様々な分野において、多数の新しい5G通信用アプリケーションを生み出しました。最近のデータは、22%という驚くべき割合でモバイル・データ・トラフィックが増加していることを示しており1、この上昇傾向は今後も続くと予想されています。事業者の増加を促進し、無線ネットワークを発展させてアップグレードしていくための主な要素は、システムの容量、ビットあたりのコスト、そしてビットあたりの電力です。
無線システムの容量に影響を与える基本的な要素は3つあります。信号帯域幅（BW）、S/N比（SNR）、および空間多重化（同じ周波数リソースを共有する有効並列ストリーム数M）です。S/N比は対数依存性を示し、一般的にシステムの合計消費電力を増加させます。容量に最も大きく影響する要素はBWと空間多重化です。
過去における無線開発では、主に時間的リソースとBWリソースの利用を最適化することに焦点が当てられていましたが、mMIMOの出現によって空間的な次元が利用されるようになりました。空間多重化の概念は、同じ時間-周波数リソースの中で、複数のモバイル局のレシーバと同時に通信することを可能にします。空間的次元の利用は、容量を大幅に増加させ、3倍から5倍の容量増大を実現するという5G規格の目標を満たす可能性を提供します2。
図1は、それぞれが120ºの範囲をカバーする3つのmMIMO無線ユニット（RU）を同じタワー内に設置した、代表的な六角形セルを示しています。各mMIMO RUは、複数の通信用ビームを生成して、複数のユーザ機器（UE）デバイスとの通信を行ったり複数のビームを介して同じUEとの通信を行ったりして、様々な伝搬経路（例えば見通し経路や、ビルから反射された非見通し経路）を介して効果的にUEに達することができます。一方、RUは通常、分散型ユニット（DU）や集中型ユニット（CU）に接続されます。これらのユニットはリソース管理を行い、コア・モバイル・ネットワークに接続されます。
図1. mMIMO無線システム
mMIMOシステムは非常に大きな容量を実現しますが、通常、これらのシステムは比較的短い距離に使われます。この制約は、より狭いビームを使用できるようにするためにより高い周波数が必要になることと、それに伴う経路損失から生じるものです。損失の一部は、アンテナ・ゲインを上げることによって実現される集束度を高めた狭いビームを用いることで減らすことができますが、それでもこのアプローチは無線システムの全体的なカバレッジ範囲を狭くします。結果として、mMIMOシステムを効率的に利用するには複数のmMIMOシステムを展開する必要があります。この現象は高密度化と呼ばれます。高密度化は、大きな容量が必要でユーザ数も多い都市部など、人口密度が高い環境で使用するアプリケーションにとっては特に重要です。システムのコストが十分に低ければ事業者が都市部に非常に多くのmMIMOシステムを展開することが見込まれ、mMIMO技術の開発を推進するにあたっては費用対効果の高いことが非常に重要な要素となります。
図2は、5つの主要ブロックで構成される代表的なRUアーキテクチャを表しています。これらのブロックとは、デジタル・フロント・エンド・ユニット（DFE）、トランシーバー・ユニット（TRX）、RFフロント・エンド・ユニット（RFE）、アナログ・ビームフォーミング・マトリックス、そしてアンテナ・ユニットです。
図2. mMIMOシステムの代表的なアーキテクチャ
DFEには、DUインターフェースの管理、デジタル・ビームフォーミング、および低PHY処理を行うブロックが含まれます。
TRXは、DFEが作成したデジタルIQサンプルを、指定された周波数範囲のRF領域に変換します。アナログ・デバイセズのトランシーバーは、IQサンプルのRF領域への変換以上の処理能力を備えており、デジタル・プリディストーション（DPD）およびクレスト・ファクタ低減（CFR）のためのアルゴリズムを備えたデジタル・エンジンと、デジタル・アップコンバータ／ダウンコンバータ（DUC/DDC）が組み込まれています。DPDはパワー・アンプ（PA）の効率を向上させて、PAがより高い電力レベルで動作できるようにします3。これは、結果的に無線システム全体の電力効率を高めます。アナログ・デバイセズは、PAの性能を評価して最適なDPDソリューションを開発するために、主要なPAベンダーとパートナー関係を結んでいます。DPD機能を備えたトランシーバーの最近の例が、アナログ・デバイセズのADRV9040で、これは400MHz BWまでの信号を線形化します。
RFEユニットは、トランスミッタ側での送信やレシーバ側でのトランシーバーによる受信に必要なレベルまで、RF信号を増幅します。このアプリケーションに使用できるソリューションを表1に示します。
| TX VGA | ADL6337、ADL6317 |
| スイッチ内蔵のLNA | ADRF5519、ADRF5515A、ADRF5534、ADRF5532 |
| ORXスイッチ | ADRF5250、HMC8038 |
通常、アンテナ・ユニットは多数のアンテナ素子（AE）で構成されます。最新のmMIMOシステムには128個～384個ものAEを組み込むことができます。これらは垂直および水平方向の両方に分布して配置され、2つの異なる偏波を使用します。例えば、128素子のアンテナ・アレイでは8×8×2という構造を使用し（8個を垂直方向、8個を水平方向に配置して2つの偏波を使用）、192素子のアンテナ・アレイでは12×8×2という構造を使用することができます2,4。トランシーバー・チャンネルやアンプといった能動素子を多数使う構成にすることは、桁違いのコストがかかるので、現実的ではありません。この課題を解決する方法は、すべてのAE（例えば128～384個のAE）を少数の増幅ユニット（例えば16、32、または64ユニットのRFE）に割り当てることです。これは、スプリッタと位相シフタ（オプション）を含むアナログ・ビームフォーミング・マトリックスを使用して実現できます。本稿の主な焦点は、デジタル・ビームフォーミングとアナログ・ビームフォーミングを組み合わせたハイブリッド・ビームフォーミング・アプローチと、このアプローチがSP4Tスイッチを使用して全体的なシステム・コストをどれだけ削減できるのかということにあります。
mMIMOシステムのハイブリッド・ビームフォーミング
mMIMOの背景となる基本的な概念では、UEに指向できる複数の狭いビームを生成する必要があります。これらのビームは、トランスミッタ側で1つの共有信号を用いて多数のAEをアクティブにすることで、あるいはレシーバ側でそれらを結合することで形成されます。遠方界領域では、これらのソースによって生成される放射電界が結合して、同位相または逆位相の干渉パターンが生じます。結合されたソースのビーム形状は、各ソースの位相、間隔、および振幅を調整することによって制御できます。単純化すると、結合アレイのアンテナ・ゲインは次のように表すことができます：Gcomb(θ,φ) = ¦AF(θ,φ)¦2 GAE (θ,φ)。ここで、GAEは個々のアンテナ素子のアンテナ・ゲインを表し、AF(θ,φ)はアレイ係数（AF）を表します。また、θとφはそれぞれ水平方向と垂直方向の角度に対応します。アンテナ・アレイ・パターンがどのように形成されるかについての詳細な説明は、「フェーズド・アレイ・アンテナのパターン―【Part 1】リニア・アレイのビーム特性とアレイ・ファクタ」を参照してください4。ここでは単純化のため、図3(a)に示すように、アンテナを距離dだけ離して配置した1次元アレイを考え、各アンテナ・ペアにはΔψの位相シフトが適用されるものとします。この場合、AFは次式で計算できます。
図3(b)は、アンテナ同士を半波長離して配置した10個および20個のアンテナ素子（紫と青）のアレイ・ゲインの例です。緑の線は、各アンテナ・ペア間の位相シフトΔψを60ºとした場合のビームを示しています。この場合のビーム角度は約26.5ºになります。
図3. (a) ビームフォーミングの回路図、(b) 10素子および20素子（紫と青）の場合と、各アンテナ・ペアの間に60ºの位相シフトを適用した場合（緑）のアレイ・ゲインの例
次の式を使用すると、3dBビーム幅の概算値を計算できます：Δφ3db [rad] = 0.886 × λ/Nd。例えば、間隔を半波長、合計素子数を8個として3.5GHzで動作させたとすると（水平ビームフォーミングの代表例）、ビーム幅は約12ºになります。この関係は、mMIMOの実用的なアプリケーションが主に2.5GHz～4GHzの中間周波数帯域である理由を明確に示しています。これより低い周波数（例えば1GHz）で同じビーム幅を実現するにはアンテナ・サイズをはるかに大きくする必要があるので、この種のシステムの展開は非現実的なものになってしまいます。また、mMIMO無線機の重量とサイズには制約がありますが、これは1人で容易に無線機を持ち上げて設置できるようにするためです。
アンテナのサイズとAEの数は、求められるビーム幅と動作周波数によって異なります。最新のmMIMOシステムには、合計128～384個のAEを組み込むことができます。注意すべきは、水平および垂直方向のアンテナ間隔が、ビーム幅に関する様々な要求事項と最大／最小スキャン角度によって異なることがあるという点です。例えば、ユーザ数が限られる垂直領域では、垂直方向の範囲と垂直方向でサポートするビーム数の両方を小さい値に制限するのが現実的です。
mMIMOシステムでは、同じ送信／受信UEデータ・ストリームを共有するすべてのAEにおいて、異なるものは位相（および場合によってはゲイン）だけにする必要があります。図4に示すように、これを実現できる方法は複数あります。
図4. (a) アナログ方式、(b) デジタル方式、(c) ポストPAハイブリッド方式のビームフォーミングの比較
図4(a)は最も簡単なビームフォーミングの形態を示しており、これは純粋なアナログ・ビームフォーミングとして知られています。この構成では、少量のデータ・ストリームがトランシーバーとパワー・アンプに接続されます。増幅されたRF信号はその後、異なるAEに接続される前に分割されて位相回転されます。この構成では、TRXコンバータとアンプの数は必要なデータ・ストリームの数に一致していますが（NTRX = NPA = NSTR）、位相シフタの数はストリーム数と固有アクティブ・パイプ数の積となります（NPH = NSTR × NPIPE）。各パイプは複数のAE（AE1, ... AEK）に接続できます。このアーキテクチャではTRXコンバータとアンプの数が減りますが、同時にサポートできるUEデバイスの数は制限されます。多数のユーザをサポートできるようにシステムを拡張するには、かなりの数の位相シフタと複雑な分割／結合回路が必要になります。更に、より広い面積をカバーするにはビーム・スイープを行う必要もあります。しかし、このアプローチはミリ波（mmWave）無線の場合に適切なものとなります。その場合は対応可能なユーザ数を減らす必要があります。
デジタル・ビームフォーミング（図4(b)）は主流を占めるアーキテクチャの1つとなりましたが、その大きな理由の1つが、アナログ・ビームフォーミングではサポートできるUEデバイスの数が限られるということです。このアプローチでは、トランシーバーを通じてデータ・ストリームをRF領域に変換する前に、デジタル領域で直接分割して位相回転します。このアプローチの大きな利点はその柔軟性にあり、サポートできるユーザの数を増減させることができます。しかし、すべてのパイプをサポートするために必要なDFEのデジタル・オーバーヘッド、およびすべてのパイプをサポートするために必要なコンバータとアンプの数（NTRX = NPA = NPIPE > NSTR）によって、システムのコストと消費電力が増加します。
ハイブリッド・ビームフォーミング（図4(c)）は、mMIMOのシステム・コストに関する問題に対応するためのアプローチです。このアーキテクチャでは、ビームフォーミングをデジタル領域とアナログ領域に分割します。考えられる分割方法の1つは、ビームのデジタル制御を水平面だけに限定して、垂直領域をアナログ方式（またはデジタルとアナログの組合せ）で制御することです。このアプローチの裏付けとなるのは、通常、様々な垂直方向角度に位置するユーザ数は限られていることです。デジタル領域とアナログ領域の両方に分割することによって、妥当な数のビームと柔軟性を維持しながらRFチェーンの数を減らせるので（NTRX = NPA = NPIPE/M、ここでMは分割係数）、コストの削減が可能になります。ただし同時に、このアプローチではパイプの前に位相シフタを追加する必要があるので（NPH = NPIPE）、その部品に関わるコストと電力損失が発生します。このアーキテクチャで考えられるもう1つの利点は、利用するチェーンの数が減るので、DFEとトランシーバー両方の消費電力が減少することです。
図4(c)では位相シフタがパワー・アンプの後に置かれているので、ポストPA HBFアーキテクチャと呼ばれます。このアプローチには、PAの前で分割と位相シフトを行うプリPA HBFアーキテクチャと比較して、明確な利点があります。これら2つのアーキテクチャの比較を表2に示します。
| ポストPA位相シフト | プリPA位相シフト | |
| 長所 | 1. 必要なPA/LNAおよびサーキュレータの数が少ない 2. 同じTRX信号を使いDPDを介して線形化する必要があるPAは1つのみ 3. アンテナ素子のすぐ近くに位相シフタを組み込むことができる |
1. 位相シフタの挿入損失の影響をシステム・レベルで受けにくい 2. 位相シフタが扱わなければならない電力が比較的小さい 3. チェーンのRXノイズ指数が小さい |
| 短所 | 1. 位相シフタが大電力を扱わなければならず、非常に高いIP3性能が必要 2. 電力損失のdB値が上がればそれだけ無線の効率が低下するので、位相シフタの挿入損失が非常に小さくなければならない 3. チェーンのRXノイズ指数が大きい |
1. 同じTRX信号を使い、DPDを介して複数のPAを線形化する必要がある 2. 多数のPA/LNAが必要 |
したがって、ポストPA HBFアーキテクチャでは少ない部品数でいくつかの利点を得ることができますが、その一方で位相シフタの直線性、電力レベル、挿入損失に対する要求が厳しくなります。
位相シフタに関する要求事項
ポストPAハイブリッド・ビームフォーミング・アプリケーションを実現するには、5G規格のビーム管理に関係する条件を満たすと共に、mMIMOシステムの制約を満足することが不可欠です。
スイッチング時間
5Gは、データの送信エンジンとして、直交周波数分割多重アクセス（OFDMA）方式を活用しています。OFDMAは、合計帯域幅内に独立した変調サブキャリアを割り当てられるようにすることでリソースの効率的なスケーリングを容易なものにし、ユーザ数の変化とそれに伴うデータ要求に対応します。
5G規格は、10個のサブフレーム（それぞれが1ms続く）で構成されるフレーム（それぞれが10ms続く）でデータ送信を定義しています。この規格は柔軟なニューメロロジー（numerology）の概念を導入しており、1つのサブフレーム内で利用できるスロットの数を変えることができます。表3に示すように、スロットの長さと数はサブキャリア間隔に応じて変化します。これらのスロットはリソース・グリッドと呼ばれる基本的な送信単位を定義し、それぞれのリソース・グリッドはサブキャリア12個とOFDMAシンボル14個で構成されます。
各OFDMAシンボルの長さは、プライマリ・データ・ブロックとそれに追加されるサイクリック・プリフィックス・ブロックで構成されます。このサイクリック・プリフィックスは、信号が様々な経路（マルチパス）を介して伝搬することによって生じるシンボル間干渉を軽減します。これは基本的に同じ信号の繰返しを必要とし、異なるシンボルがオーバーラップするのを防ぐために通常は処理時に削除されます。サイクリック・プリフィックス時間中はデータが送信されないので、この時間はビーム・スイッチングに適しています。FR1規格（6GHz未満のアプリケーション）の場合、最小サイクリック・プリフィックス時間は1.17μsに設定され、基本的にはこの時間が位相シフタのサポートすべきスイッチング時間を決定します（表3を参照）。
| 規格 | サブキャリア間隔 | スロット長 | シンボル時間 | サイクリック・プリフィックス時間 |
| FR1 | 15 kHz | 1 ms | 66.7 μs | 4.69 μs |
| FR1 | 30 kHz | 0.5 ms | 33.3 μs | 2.34 μs |
| FR1/FR2 | 60 kHz | 0.25 ms | 16.7 μs | 1.17 μs |
| FR2 | 120 kHz | 0.125 ms | 8.33 μs | 0.59 μs |
| FR2 | 240 kHz | 0.0625 ms | 4.17 μs | 0.29 μs |
図5. 5Gのデータ・フレーム構造
電力レベル処理
標準的なmMIMOシステムの合計送信電力出力は平均で約55dBm（320W）です。この電力が32のアクティブ送信パイプの間で分割されるとすると、1つのアンプに約40dBmの平均電力を割り当てることになります。位相シフタを通過する電力は、表4にまとめたように、利用する電力分割数によって異なります。
| 位相シフタの平均電力 | ピーク／平均比が8dBの場合のピーク電力 | |
| 1-2分割 | 37 dBm | 45 dBm |
| 1-4分割 | 34 dBm | 42 dBm |
直線性
位相シフタを通過する信号は、非直線性の3次相互変調メカニズムによって乱されることがないようにしなければなりません。パワー・アンプおよびバンドパス・フィルタ通過後の相互変調積が一定の限界値を超えないようにする必要があります。位相シフタの入力インターセプト・ポイント（IIP3）パラメータが、デバイスの3次相互変調歪み（IM3）を決定します。入射電力37dBmで–60dB未満の相互変調積を実現するには、IIP3を81dBm以上とする必要があります。
挿入損失
位相シフタはPA-LNAフロント・エンドとアンテナの間に置かれるので、その挿入損失は送信時の送信電力と、受信時のシステム全体のノイズ指数に直接影響します。例えば位相シフタの挿入損失が3dBだとすると、それによって50%の電力損失が生じ、システムが極めて非効率的なものとなってしまいます。HBFの利点にはDFEとTRXの消費電力を削減できることが含まれますが、これらの利点については、HBFにより生じる電力損失との間で慎重にトレードオフを行う必要があります。位相シフタの挿入損失改善は無線の効率を高めて、最終的にmMIMO無線の運用コストを削減します。これは事業者にとって極めて重要なパラメータです。
コスト
HBFアーキテクチャでは位相シフタが追加されます。このアーキテクチャを経済的により魅力あるものにするには、式（４）に示すように、トランシーバー・チャンネルとパワー・アンプの数を減らすことによって実現されるコスト削減（CostTRX + CostPA）と比較した場合に、追加位相シフタに要するコスト（CostPS）とPCB分割回路に要するコスト（CostSN）を、低く抑える必要があります。
ここで、Mは分割係数です。1-2分割構成の場合は、位相シフタと分割回路の合計コストをPAとTRXのコストの半分より低く抑える必要があります。7GHz前後で動作する次世代のシステムを考えると、3.5GHz前後で動作する現在のmMIMOシステムと比較して、トランシーバー・ユニットの数が4倍になると見込まれます。したがって、ポストPA位相シフタによって実現されるコスト削減率は、次世代の展開を実現する上で非常に重要な要素になると見込まれます。
2個のSP4Tスイッチを使用するコスト効率の良い位相シフタ
表2および要求事項のセクションで強調されているように、ポストPA位相シフタ方式の有効性は、挿入損失を最小限に抑えて優れた直線性を実現すること（相互変調性能）にかかっています。目標は、最小限の歪みで最大限の放射電力を得ることです。従来型のオンチップ位相シフタは、低挿入損失と高い直線性を同時に実現するという課題を抱えています。損失の問題に最も大きく影響する要素は、低損失のPCB基板上に遅延ラインを実装することではなく、チップに組み込まれた金属の固有抵抗と、損失の大きい誘電体材料の存在です。チップ上の損失要素を最適化することは可能ですが、高い直線性を実現するのは容易ではありません。現在のオンチップ位相シフタ・アプローチでは、これら2つのパラメータが相反する関係にあるからです。
低損失の基板上に4ステップの位相シフタを作成するには、2つのSP4Tスイッチをバックツーバックで配置する必要があります。SP4Tスイッチの各RFアームは、異なる物理的長さのRF配線パターンを通じて相互に接続されて異なる時間遅延を生じ、結果として目的の周波数で位相シフトが行われます。構造全体としての位相誤差を防ぐために、SP4Tスイッチは必要な周波数帯域内で適切な絶縁能力（> 20dB）を備えていなければなりません。図6に示すように、4つの遅延ラインの中の1つはリファレンス遅延ラインとして指定され、残り3つのラインはリファレンス遅延ラインに対して正規化される付加的な位相シフトを発生させます。これらの遅延ラインはPCB上にプリントされるので、位相ステップは、基本的に部品ごとの変動に対し比較的高い耐性を備えています。
図6. バックツーバックSP4Tスイッチを使用するスイッチ・ライン位相シフタの実装
下の式に示すように、相対的位相シフトは、遅延ラインの1つとリファレンス・ラインの物理的な長さの違いを比較することによって決定できます。
この式において、ΔLは2本の遅延ラインの物理的長さの差を表し、λはPCB上での波長を表します。この式からは、位相シフトが周波数と直線的な関係にあること、様々な周波数や広い帯域幅に容易にこの方法を拡大して適用できることが予測できます。
このアプローチには特有の条件が伴いますが、これには、低い挿入損失、高いRF電力処理能力、高いIP3性能、およびこの例で採用しているSP4Tスイッチの高いスイッチング速度を同時に実現することが含まれます。こうした属性の組合せを実現することは容易ではありませんが、高い直線性を備えたアナログ・デバイセズのSP4TスイッチADRF5347は、これらの要求を満たします。このデバイスの挿入損失は3.6GHzで0.4dBで、その場合も84dBmを超える入力IP3定格を維持します。更にこのデバイスは平均37dBm、ピーク値47dBmという値によってそのRF電力処理能力が実証されており、ピーク／平均比が高いことで知られる複素通信信号を処理するのに適したデバイスとなっています。特に、そのスイッチング動作は約700nsで完了しますが、これは特許を取得した設計によって実現された機能であり、5G無線規格の厳しい要求に合致しています。
バックツーバックのSP4T位相シフタは、図7に示すようにスペースの面で効率的に実装することができます。このリファレンス設計では、3.6GHzで30ºの位相インクリメントが実現されています。SP4T部品の寸法は4mm × 4mm、2つの部品の間隔は4mmで、電源コンデンサと制御コンデンサを高密度で取り付けることができます。それぞれのSP4Tスイッチは、個別に制御するのではなく反転ロジックを使ってプログラムでき、同じ制御ラインのセットを使って両方のスイッチを制御することが可能です。例えば、最初のスイッチがRF1アームを選択すると2番めのスイッチが同時にRF4アームを選択しますが、これはすべて同じ制御ロジックを通じて行われます。このスペース効率の良い位相シフタ・モジュールは、すべてのアンテナ素子に複製することができます。
図7. SP4Tスイッチを使用するバックツーバック位相シフタのリファレンス設計
この設計はAerowave AW-300を使って実現されますが、この材料は本質的に低いパッシブ相互変調積と低いRF損失特性を備えており、このアプリケーションに適したものとなっています。RF基板の選択は、損失を最小限に抑えるということに関してだけでなく、特にパッシブ相互変調特性がそれほど高くない場合は全体的なエンドtoエンドIP3に影響する可能性があるという点においても、重要な意味を持ちます。通常、SP4T ADRF5347が1つの場合の入力IP3は84dBmを超え、このSP4Tスイッチを2個カスケード構成で接続した場合は、図8に示すように、すべての位相ライン選択で81dBmを超えるレベルのエンドtoエンドIP3性能を実現できます。
図8. 位相ステップとエンドtoエンドOIP3
異なる遅延ライン間で切り替えを行うことは、必要な位相シフトを実現する単純な方法です。ただし、これら4つのラインにおける挿入損失と反射損失が変動することは好ましくないので、これらの損失の差をできるだけ小さくすることが非常に重要です。SP4Tスイッチは、あらゆる位相選択において優れた挿入損失特性と反射損失特性を示し、信頼性の高いカスケード性能を実現することが期待されます。図9に示すように、挿入損失は3.6GHzで±0.025dBの範囲に止まり、反射損失はすべての位相選択で24dBより良好な値を示します。この性能は、SP4Tスイッチ（ADRF5347）のすべてのRFチャンネルによって実現される低挿入損失と優れた反射損失特性の組合せによるものです。
図9. バックツーバック位相シフタの挿入損失性能と反射損失性能
まとめ
結論として、HBFアプローチを利用したSP4Tスイッチベースの位相シフタは、mMIMOシステムのコストを大幅に削減します。アナログ・デバイセズのADRF5347は、挿入損失、高い直線性、信頼性の高い電力処理を含めて、ポストPA位相シフタの課題を効果的に解決します。スイッチの挿入損失が低いことは無線の電力効率に直接寄与し、それにより事業者の電力関連運用コストを削減します。
1.8～3.8GHzの範囲で動作するADRF5347は、この周波数スペクトラム内の様々なmMIMOアプリケーションの要求を満たします。将来的にmMIMOシステムが7.125GHzまで拡張されると見込まれるますが、本稿に示した原理は、スケーラビリティを実現するための確かな基盤を提供します。重要なのは、ADRF5347の適応性がmMIMOアプリケーションだけに止まらないことであり、スモール・セル、マクロ無線、ミリ波、衛星通信などの広範な無線システムにおいて、ビームフォーミング用に位相シフタを改善できる可能性を秘めています。
更に、この革新的なアプローチは従来型の通信システムだけに限定されず、その応用範囲はレーダー・アプリケーションや無線周波数センシング／イメージングにまで広がっており、広範な最先端技術分野における課題を解決する上でHBFを様々な用途で使用できることが示されています。本質的に、この技術は、ワイヤレス通信分野全般やそれ以外の分野にも関係する、コスト効果に優れた効率的かつスケーラブルなソリューションへの道を開きます。
参考資料
1 Ericsson Mobility Report. Ericsson, 2024.
2 “Extreme Massive MIMO for Macro Cell Capacity Boost in 5G-Advanced and 6G.” Nokia Bell Labs,October 2021.
3 Claire Masterson.「 RF通信向けのデジタル・プリディストーション：数式による理解から実装まで」アナログ・ダイアログ、Vol.56、2022年4月
4 Peter Delos、Bob Broughton、Jon Kraft「フェーズド・アレイ・アンテナのパターン【- Part 1】：リニア・アレイのビーム特性とアレイ・ファクタ」アナログ・ダイアログ、Vol. 54、2020年5月.
Advanced Antenna Systems for 5G. 5G Americas,August 2019.
