ADRV9040

新規設計に推奨

DFE、400MHz iBW RFトランシーバーを実装した8T8R SoC

データシート (Rev. C)
製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:

製品の詳細

  • 8つの差動トランスミッタ（Tx）
  • 8つの差動レシーバー（Rx）
  • 2つのオブザベーション・レシーバー
  • シングルバンドおよびマルチバンド（N x 2T2R/4T4R）機能
    • 調整可能範囲内の4つの個別バンド・プロファイル1
  • 調整可能範囲：650MHz～6000MHz
  • 400MHz iBW、DPD対応
    • ハードウェア・アクセラレート、電荷トラッピング補正アルゴリズムによりGaN PAに対応
  • JESD204B/JESD204Cデジタル・インターフェースに対応
  • すべてのLOおよびベースバンド・クロック用マルチチップ位相同期
  • フル統合型フラクショナルN RFシンセサイザ
  • システム温度ソリューションを簡略化
    • 13Wの低消費電力（すべてのブロックを有効にした場合）2
    • 最大ジャンクション温度は110℃、最大125°Cで動作3
  • 完全内蔵型のDFE（DPD、CDUC、CDDC、CFR）エンジンにより、FPGAが不要となり、SERDESレーン・レートを半減
    • パワー・アンプ直線化用のDPDアダプテーション・エンジン
    • Tx/Rxチャンネルあたり最大8個のコンポーネントキャリア（CC）
    • マルチステージCFRエンジン
  • 完全内蔵型のクロック・シンセサイザ

1 バンド・プロファイルで、帯域幅とチャンネルの総合サンプリング・レートを定義します。
2 すべてのブロック（DPD、CFR、CDUC/CDDC）を有効にした場合に、TDD 200MHzの瞬時帯域幅と200MHzの占有帯域幅のユースケースを実現します。
3 >110°Cで動作した場合の動作寿命への影響は、加速係数に基づいた<110°Cでの動作によりオフセットされます。
ADRV9040
DFE、400MHz iBW RFトランシーバーを実装した8T8R SoC
ADRV9040 Chip
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 2

ユーザ・ガイド 1

アプリケーション・ノート 7

技術記事 3

製品ハイライト 1

秘密保持契約（NDA）をリクエスト

技術文書一式は、秘密保持契約（NDA）の締結後にご利用いただけます。

秘密保持契約（NDA）をリクエスト
さらに詳しく
myAnalogに追加

myAnalogのリソース・セクション、既存／新規プロジェクトにメディアを追加する。

新規プロジェクトを作成

ソフトウェア・リソース

APIデバイス・ドライバ 1

デバイスのアプリケーション・プログラミング・インターフェース（API）のC言語ドライバは、参照用コードとして提供されており、ユーザーが、高度な関数呼び出しを使用して製品を迅速に設定できるようにします。このライブラリは、アプリケーションとハードウェアの間で抽象化レイヤとして機能します。APIはC言語のC99で開発されており、プロセッサとオペレーティング・システムに依存しない統合を保証しています。プラットフォーム固有のコード・ベースをAPI HAL層に統合することで、このアプリケーション層のコードを組込みシステム／ベースバンド・プロセッサに移植することができます。このソフトウェア・パッケージをリクエストするには、MyAnalogアカウントでサイン・インした状態でソフトウェアのリクエスト・フォームにアクセスし、対象テクノロジーの項目で「Wireless Communications（ワイヤレス通信）」を選択し、「Processor/SOC (プロセッサ/SOC)」でADRV9040またはADRV9044を選択し、チェックボックスも選んでからフォームを送信してください。ソフトウェア・ダウンロードのためのリンク付きのメール通知が送信されます。

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
Massive MIMOレシーバー・フロントエンドIC 2
ADRF5515A
新規設計に推奨 デュアル・チャンネル、3.3GHz～4.0GHz、20Wのレシーバー・フロント・エンド
ADRF5515
新規設計に推奨

デュアル・チャンネル、3.3GHz～4.0GHz、20Wレシーバー・フロント・エンド
SPST、SPDT、SP3T、SP4T、SP5T、SP6T、SP8T 1
ADRF5250
新規設計に推奨 0.1 GHz to 6 GHz Silicon SP5T Switch
クロック生成デバイス 1
AD9528
新規設計に推奨

クロック・ジェネレータ、14 LVDS / HSTL出力、JESD204B対応

※英文データシート（Rev.C）、和文データシート（Rev.0）に対する正誤表があります
クロック同期 1
AD9545
新規設計に推奨 IEEE1588 バージョン 2 および 1 pps シンクロナイザおよび適応型クロック変換器
ゲイン・ブロック 2
ADL5545
新規設計に推奨 RF / IFゲイン・ブロック、30MHz～6GHz
ADL5611
新規設計に推奨 RF/IFゲイン・ブロック、30 MHz ～ 6 GHz
超低ノイズ・レギュレータ 1
LT8627SP
新規設計に推奨 18V/16A超低ノイズリファレンス内蔵降圧Silent Switcher®（サイレント・スイッチャ）3
複数出力降圧レギュレータ 1
ADP5056
新規設計に推奨 トリプル降圧レギュレータ内蔵の電源ソリューション
Modal heading
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

ADIsimRF

ADIsimRFは使いやすいRFシグナル・チェーン計算ツールです。最大50段までのシグナル・チェーンについて、カスケード・ゲイン、ノイズ、歪み、消費電力を計算し、プロット、エクスポートが可能です。ADIsimRFには、アナログ・デバイセズのRFおよびミックスド・シグナル部品のデバイス・モデルの広範なデータ・ベースも含まれています。

ツールを開く

SDR集積化トランシーバの設計リソース

このサイトには、SDR集積化トランシーバのデバイスに関連した文書のパッケージ（ユーザー・ガイド、IBISモデル、PCBファイルを含む）があります。

ツールを開く

評価用キット

eval board
schematic 1
schematic 2
schematic 3
ADS10-V1EBZ

ADS10-V1EBZ Evaluation Board

今すぐ購入 詳細を表示

機能と利点

Xilinx Virtex Ultrascale+ XCVU35P-3FSHV2892E FPGA.

  • One (1) FMC+ connector.
  • Twenty (24) 32.75Gbps transceivers supported by one (1) FMC+ connector.
  • On-board HBM DRAM in FPGA.
  • Simple USB 3.0 port interface.

製品詳細

When connected to a specified Analog Devices high speed converter evaluation board, the ADS10-V1EBZ works as a data capture/transmit board. Designed to support the highest speed JESD204B/C data converters, the FPGA on the ADS10-V1EBZ acts as the data receiver for high speed ADC's, and as the transmitter for high speed DAC's.

eval board
schematic 4
schematic 5
schematic 6
EVAL-ADRV904x

今すぐ購入 詳細を表示

製品詳細

はじめに

ADRV904xファミリ評価用システムを使用すると、ハードウェアやソフトウェアを独自に開発しなくてもADRV904xデバイスを評価できます。このシステムは、ADRV904xカスタマ評価用（CE）ボードとADS10-V1EBZマザーボードで構成され、これら両方で使用する壁面アダプタ電源が付属しています。この評価用ソフトウェアでは、アナログ・デバイセズが開発し、ADRV904x固有のボード・プラグインによって拡張されたACE（分析、制御、評価）ソフトウェアを使用します。このプラグインをWindowsホストPC上のACEで実行すると、イーサネットを介してADS10-V1EBZマザーボードと通信できます。ADRV904xデバイスを制御したり、このデバイスと通信したりする際、ADS10-V1EBZは、アプリケーション（ADRV904xコマンド・サーバー）を実行するベースバンド・プロセッサとして機能します。

このドキュメントは、ACE用のADRV9040ボード・プラグインに組み込まれているADRV904xコンフィギュレータのクイック・スタートアップ・ガイドとしてもお使いいただけます。ADRV904xコンフィギュレータを使用すると、ADRV904xデバイスの様々な構成を検討して、目的のユースケース構成を見つけることができます。ADRV904xコンフィギュレータでは、選択した構成について、レシーバ（Rx）、トランスミッタ（Tx）、オブザベーション・レシーバ（ORx）データパスの周波数応答の概要も得られます。

このユーザ・ガイドでは、ADRV904x評価用ソフトウェアのインストール、既存のユースケースのプログラム、およびADRV904xのトランスミッタ、レシーバ、オブザベーション・レシーバのデータパスの評価に必要な手順を詳しく説明します。このユーザ・ガイドのコンフィギュレータに関するセクションでは、新しいユースケースを生成し、それに対応するADRV904xのデータパス構成とフィルタ・グラフを表示できます。このドキュメントは、コンフィギュレータの開発が進み、ツールに新しい機能が追加されるにつれて更新されることに注意してください。
ADS10-V1EBZ
ADS10-V1EBZ Evaluation Board
ADS10-V1EBZ - Top View ADS10-V1EBZ - Bottom View ADS10-V1EBZ - Angle View
EVAL-ADRV904x
EVAL-ADRV904x Board Photo Angle View EVAL-ADRV904x Board Photo Top View EVAL-ADRV904x Board Photo Bottom View

最新のディスカッション

8 週前
Koror Example Application on ADS10
22 週前
serdes link budget
39 週前
ADRV9040 Multiple Channel Transmit Problem
EngineerZone®で関連するディスカッションを見る

最近表示した製品