お探しの製品ではありませんか
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
特長
- 広い入力電圧範囲：
2.85 V ～ 15 V - 最低VIN − 39 Vまでの調整可能な負出力
- 1.2 Aのメインスイッチを内蔵
- スイッチング周波数は
1.2 MHz/2.4 MHzで、オプションで1.0 MHz ～ 2.6 MHzの外部周波数に同期 - 抵抗で設定可能なソフト・スタート・タイマ
- システムノイズを低減するスルーレート制御
- 正確なイネーブル制御
- パワーグッド出力
- UVLO、OCP、OVP、TSDの保護回路
- 3 mm × 3 mmの16ピンLFCSP
- ジャンクション温度：−40°C ～ +125°C
- ADIsimPower™設計ツールによってサポートされています。
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=ja&h=24&w=24&hash=8FE198C1188D0BCB070397DC2E4811D6){kind=icon}
ADP5073は負電源電圧を発生する高性能DC/DC反転レギュレータです。
入力電圧範囲は2.85 V ～ 15 Vで、幅広いアプリケーションに対応します。メインスイッチが内蔵されているので、入力電圧より39 Vまで低い調整可能な負出力電圧を発生することができます。
ADP5073はピンで選択可能なスイッチング周波数1.2 MHz/2.4 MHzで動作します。ADP5073は1.0 MHz ～ 2.6 MHzの外部発信器に同期することができ、ノイズに敏感なアプリケーションでノイズフィルタを容易にします。レギュレータには電磁干渉（EMI）を低減するために、MOSFET駆動段を制御するプログラマブル・スルーレート制御回路が組み込まれています。
ADP5073にはパワーアップ時に突入電流を避けるために固定で内蔵の又は抵抗で設定可能なスタート・タイマが含まれています。シャットダウンをしている最中に、真にシャットダウンさせるためにレギュレータは入力電源から負荷を完全に切断します。出力が安定していることを示すパワーグッド・ピンがあります。
ADP5073のその他の主な安全機能には、過電流保護（OCP）、過電圧保護（OVP）、サーマル・シャットダウン（TSD）、入力の低電圧ロックアウト（UVLO）があります。
ADP5073は、16ピンLFCSPパッケージを採用し、-40°C～+125°Cのジャンクション温度範囲で仕様が規定されています。
アプリケーション- バイポーラ・アンプ、ADC、D/Aコンバータ（DAC）、マルチプレクサ
- 高速コンバータ
- RFパワーアンプ（PA）のバイアス
- 光モジュール
質問する
以下に質問を入力すると、アナログ・デバイセズのナレッジ・ベースからよくある質問の答えを見ることができます。
検索
その他のサポート
よく聞かれる質問（FAQ）
{{modalTitle}}
{{modalDescription}}
{{dropdownTitle}}
- {{defaultSelectedText}} {{#each projectNames}}
- {{name}} {{/each}} {{#if newProjectText}}
-
{{newProjectText}}
{{/if}}
{{newProjectTitle}}
{{projectNameErrorText}}
ADP5073
資料
Filters
1つが該当
-
すべて
-
データシート
-
ユーザ・ガイド
-
技術記事
-
すべて
-
English
-
日本語
データシート
2
ユーザ・ガイド
1
技術記事
1
HTML
利用上の注意
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。
なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
ドキュメント
データシート 2
ユーザ・ガイド 1
技術記事 1
Analog Dialogue 1
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| ADP5073ACPZ-R7 |
16-Lead LFCSP (3mm x 3mm w/ EP)
|
|
- ADP5073ACPZ-R7
- ピン／パッケージ図
-
16-Lead LFCSP (3mm x 3mm w/ EP)
- 資料
-
HTML
Material Declaration
-
HTML
Reliablity Data
- CADシンボル、フットプリント、および3Dモデル
-
Ultra Librarian
-
SamacSys
ソフトウェアおよび製品のエコシステム
評価用キット 2
EVAL-ADP5073
ADP5073 Evaluation Board
製品の詳細
The ADP5073CP-EVALZ evaluation board is used to demonstrate the functionality of the ADP5073 dc-to-dc converter.
Simple device measurements, such as line regulation, load regulation and efficiency, can be evaluated with the board. Device features, including selectable operating frequency, soft start and slew rate control, may be demonstrated. The board has been designed to show the smallest footprint layout that can be accomplished with this part.
For more details about the dc-to-dc converter, refer to the ADP5073 datasheet.
AD-FMCOMMS11-EBZ
Direct RF to Baseband Transmit Radio
機能と利点
- TX
- 16-bit 12GSPS RFDAC
- JESD204B Interface
- 8 lanes up to 12.5Gbps
- 1x/2x/4x/6x/8x/12x/16x/24x/32x Interpolation
- 64-bit NCO at max rate
- Analog Modes of Operation:
- Normal Mode: 6GSPS DAC rate
- Synthesis up to 2.5GHz (1st Nyquist)
- Mix Mode: 6GSPS DAC rate
- Synthesis in 2nd & 3rd Nyquist zones
- 2X Normal Mode: 12GSPS DAC rate
- Synthesis up to 6GHz (1st Nyquist)
- Excellent dynamic performance
- Normal Mode: 6GSPS DAC rate
- RX
- 3.2GHz full power bandwidth at 2.5GSPS
- Noise Density = -149.5dBFs/Hz, ENOB = 9.5 bits
- SFDR = 77 dBc at 1GHz Ain (2.5Gsps)
- SFDR = 77dBc at 1.8GHz Ain (2.5Gsps)
- +/-0.3 LSB DNL, +/-1.0 LSB INL
- Dual supplies : 1.3V and 2.5V
- 8 or 6 Lane JESD204B Outputs
- Programmable clipping threshold for Fast Detect output
- Two Integrated wide band digital down converters (DDC) per channel
- 10-bit complex NCO
- 2 cascaded half band filters (dec/8, dec/16)
- Timestamp for synchronous processing alignment
- SYSREF Setup/Hold detector
- Programmable Interrupt (IRQ) event monitor
- 3.2GHz full power bandwidth at 2.5GSPS
製品の詳細
The AD-FMComms11-EBZ board is a system platform board for communication infrastructure applications that demonstrates the Direct to RF (DRF) transmitter and observation receiver architecture. Using high sample rate RFDAC(s) and RFADC(s), a number of components in previous generation transmitters can be eliminated, such as mixers, modulators, IF amplifiers and filters. The objective being to bring the ADC or DAC as close to the antenna as possible, leading to possibly more cost effective and efficient communications solution.
It is composed of multi-GSPS RF ADC and DAC, AD9625 and AD9162 respectively. The transmit path contains a balun, low pass filter, gain block and variable attenuation to produce an output appropriate for a power amplifier module. Along the observation path, the PA output is coupled back into the board through a variable attenuator, a balun and finally the ADC. Clock management is taken care of on board; all the necessary clocks are generated from a reference. Power management is present as well.
資料
ツールおよびシミュレーション 3
LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。
LTspiceデモ用回路集の実行方法
ステップ1: LTSpiceをダウンロードし、インストールしてください。
ステップ2: 下のセクションのリンクをクリックし、デモ用回路をダウンロードしてください。
ステップ3: 下のリンクをクリックしてもLTSpice が自動的に開かない場合は、リンクを右クリックし、“Save Target As”（対象をファイルに保存）を選択する方法でもシミュレーションを実行できます。ファイルを保存したら、LTSpiceを起動し、"File"メニューから"Open"を選択してデモ用回路を開いてください。
Lt Spice
ADP5073/ADP5074/ADP5075 Design Tool
SIMPLISモデル 1
リファレンス・デザイン 1
CN0511
出力電力が+/−0.5dBに補正されたDC～5.5GHzの信号発生器 ※Rev.0 を翻訳したものです。最新版は英語資料をご覧ください。
Circuits from the Lab®
Info:Circuits from the Lab®
