AD9166
新規設計に推奨DC～9GHz、ベクトル信号発生器
- 製品モデル
- 2
- 1Ku当たりの価格
- 最低価格：$507.18
製品情報
- DC結合、50Ωに整合した出力
- 最大4.3dBmの出力電力、9GHzで−9.5dBm
- DACコア更新レート：2 × NRZモード時で12.0GSPS（最小）
- 広いアナログ帯域幅
- 2 × NRZモード時でDC～9.0GHz（12.0GSPS DAC更新レート）
- Mix-Mode時で1.0GHz～8.0GHz（6.0GSPS DAC更新レート）
- NRZモード時でDC～4.5GHz（6.0GSPS DAC更新レート）
- 2 × NRZモード時で4.88Wの消費電力（10GSPS DAC更新レート）
- バイパス可能なデータパス・インターポレーション
- 2×, 3×, 4×, 6×, 8×, 12×, 16×, 24×
- 瞬時（複素）信号帯域幅
- 5GHz（2 × インターポレーション）で2.25GHzのデバイス・クロック
- 6GHz（3 × インターポレーション）で1.8GHzのデバイス・クロック
- 高速周波数ホッピング
- 内蔵biCMOSバッファ・アンプ
AD91661は高性能な広帯域の内蔵ベクトル信号発生器で、高速JESD204Bシリアライザ／デシリアライザ（SERDES）インターフェース、フレキシブル16ビット・デジタル・データパス、同相／直交位相（I/Q）D/Aコンバータ（DAC）コア、および最大10GHzの50Ω負荷に整合された、内蔵の差動シングルエンド出力バッファ・アンプで構成されています。
DACコアはクワッド・スイッチ・アーキテクチャをベースとしており、設定により、実効DACコア更新レートを6.4GHz DAC入力サンプリング・クロックから、通常、最大9.0GHzの差動入力の+側のDCのアナログ出力帯域幅で、12.8GSPSまで上げることができます。デジタル・データパスには、複数のインターポレーション・フィルタ段、高速周波数ホッピング（FFH）をサポートする複数の数値制御発振器（NCO）を備えたダイレクト・デジタル・シンセサイザ（DDS）ブロック、フレキシブルなスペクトル・プランニングを可能にする追加のFIR85および反転sincフィルタ段が含まれています。
差動シングルエンド・バッファによって、広帯域バランが不要になり、DACコアのすべてのアナログ出力帯域幅をサポートします。出力のDCカップリングにより、外付けバイアス・ティーや同様の回路なしで、ベースバンド波形生成が可能です。そのため、AD9166は最も要求の厳しい超広帯域無線周波数（RF）送信アプリケーションに適した、またとない製品です。
様々なフィルタ段により、高いDACクロック速度を維持しながら、AD9166を低データ・レートに設定できるため、フィルタリング条件を緩和し、システム全体の小型軽量化や低消費電力を実現できます。
データ・インターフェース・レシーバーは8本のJESD204B SERDESレーンで構成されており、各レーンは最大12.5Gbpsで伝送できます。最大限の柔軟性を実現するために、レシーバーはJESD204Bトランスミッタが必要とするデータ・レート、SERDESレーンの数、レーン・マッピングに応じてフル設定が可能です。
2 × ノンリターン・ゼロ（NRZ）動作モードの場合（FIR85を有効にした場合）、差動入力の+側のDCから第3のナイキスト・ゾーンのエッジまでのRFキャリアや、最大9GHzの差動入力の+側のDCのアナログ帯域幅をAD9166に再構成できます。
Mix-Modeの場合、消費電力を低減し、2 × NRZモードに匹敵する性能を維持しながら、第2、第3のナイキスト・ゾーンのRFキャリアをAD9166に再構成できます。
リターン・ゼロ（RZ）や1 × NRZなどのベースバンド・モードの場合、AD9166は、2 × NRZモードに匹敵する低消費電力で、差動入力の+側のDCから第1のナイキスト・ゾーンのエッジまでのRFキャリアを再構成するのに最適です。
直交DDSブロックはデジタル・アップコンバータとして設定でき、I/Qデータ・サンプルを3つすべてのナイキスト・ゾーンで、スペクトラム全体の希望の位置にアップコンバートできます。
DDSは32個の数値制御発振器（NCO）で構成されてもおり、各発振器は固有の32ビット位相アキュムレータを持っています。DDSを100MHzシリアル・ペリフェラル・インターフェース（SPI）と組み合わせると、最小300nsの位相セトリング・タイムの位相コヒーレントFFHが可能になります。
AD9166は一般的なSPIインターフェースを使用して設定でき、このインターフェースがすべてのレジスタの状態をモニタリングします。AD9166は324ボール、15mm × 15mm、0.8mmピッチのBGA_EDパッケージで提供されます。
製品のハイライト
- 高ダイナミック・レンジと信号再構成帯域幅により、最大9GHzのRF信号合成をサポートします。
- ゼロIFおよびその他のDCカップリング・アプリケーションを完全にサポートします。
- 最大8レーンのJESD204B SERDESインターフェースは、JESD204Bトランスミッタとインターフェースする際の柔軟性を実現する様々な機能を備えています。
アプリケーション
- 計測機器：自動試験装置、電子テストおよび計測、任意波形発生器
- 電子戦：レーダー、電波妨害装置
- 広帯域通信システム
- 局部発振器ドライバ
1米国特許6,842,132および7,796,971により保護されています。
ドキュメント
データシート 2
ユーザ・ガイド 1
技術記事 2
ビデオ 2
製品選択ガイド 1
Analog Dialogue 1
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| AD9166BBPZ | 324-Ball BGA_ED (15mm x 15mm x 1.52mm) | ||
| AD9166BBPZRL | 324-Ball BGA_ED (15mm x 15mm x 1.52mm) |
これは最新改訂バージョンのデータシートです。
ソフトウェア・リソース
APIデバイス・ドライバ 1
デバイスのアプリケーション・プログラミング・インターフェース（API）のC言語ドライバは、参照用コードとして提供されており、ユーザーが、高度な関数呼び出しを使用して製品を迅速に設定できるようにします。このライブラリは、アプリケーションとハードウェアの間で抽象化レイヤとして機能します。APIはC言語のC99で開発されており、プロセッサとオペレーティング・システムに依存しない統合を保証しています。プラットフォーム固有のコード・ベースをAPI HAL層に統合することで、このアプリケーション層のコードを組込みシステムに移植することができます。
このソフトウェア・パッケージをリクエストするには、MyAnalogアカウントでサイン・インした状態でソフトウェアのリクエスト・フォームにアクセスし、対象ハードウェアの項目で「High Speed Data Converters（高速データ・コンバータ）」を選択し、ご希望のAPI製品パッケージを選択してください。さらに、Apollo MxFE™専用に2つのソフトウェア・パッケージが利用可能です。PyApp/ACE用評価パッケージがあり、さまざまなユースケースに対応したFPGAのバイナリ・ファイルが用意されています。ソフトウェアが提供された時点で、メール通知が送信されます。
評価用ソフトウェア 0
必要なソフトウェア／ドライバが見つかりませんか？
ハードウェア・エコシステム
| 製品モデル | 製品ライフサイクル | 詳細 |
|---|---|---|
| クロックIC 1 | ||
| HMC7044 | 新規設計に推奨 |
JESD204B / JESD204 用機能付き、3.2 GHz、14 出力、高性能ジッター減衰器 |
| スイッチング・レギュレータ ＆ コントローラ 2 | ||
| ADP5073 | 製造中 | DC/DC反転レギュレータ、1.2 A |
| ADP5074 | 製造中 | DC/DC反転レギュレータ、2.4 A |
| ファンアウト・バッファ ＆ スプリッタ 1 | ||
| HMC7043 | 新規設計に推奨 |
JESD204B/JESD204C 用機能付き、3.2 GHz、14 出力、高性能ファンアウト・バッファ |
| フェーズ・ロック・ループ（PLL）シンセサイザ 1 | ||
| ADF4372 | 新規設計に推奨 | VCO内蔵マイクロウェーブ広帯域シンセサイザ |
| リニア・レギュレータ 5 | ||
| ADM7150 | 新規設計に推奨 | リニア・レギュレータ（LDO）、800 m A、超低ノイズ/高PSRR |
| ADM7154 | 新規設計に推奨 | RFリニア電圧レギュレータ、600mA、超低ノイズ、高PSRR |
| ADP1761 | 新規設計に推奨 | 1 A、低入力電圧、低ノイズのCMOSリニア電圧レギュレータ |
| LT3090 | 新規設計に推奨 | 電流制限をプログラム可能な-36V、600mA負電圧リニア・レギュレータ |
| ADP7183 | 新規設計に推奨 |
-300 mA、超低ノイズ、高 PSRR、低ドロップアウト・リニア電圧レギュレータ |
ツールおよびシミュレーション
DAC Companion Transport Layer RTL Code Generator
These command line executable tool generates a Verilog module which implements the JESD204 transmitter transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
ツールを開くADIsimDDS（ダイレクト・デジタル・シンセサイザ）
ADIsimDDSは、数学の方程式を用いて、選択したデバイスの全体的な性能をモデル化し、表示します。ADIsimDDSは、リファレンス・クロック周波数と求められる出力周波数が与えられた場合に、必要なFTWを計算します。このツールは総合的なスペクトル性能全体の推定値もモデル化できるため、外付け再構成フィルタの効果を確認できます。
ツールを開くSパラメータ 1
LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。
評価用キット
AD9166、DC～9GHz、ベクトル信号発生器の評価用ボード
資料
ADS8-V1評価用ボード
資料
FPGAベースのデータ・キャプチャ・キット
資料
リファレンス・デザイン
出力電力が+/−0.5dBに補正されたDC～5.5GHzの信号発生器 ※Rev.0 を翻訳したものです。最新版は英語資料をご覧ください。