新たなデジタル・プリディストーション手法を採用した信号発生器、高性能のADCやオーディオ・デバイスのテストに対応可能

新たなデジタル・プリディストーション手法を採用した信号発生器、高性能のADCやオーディオ・デバイスのテストに対応可能

著者の連絡先情報

Gustavo Castro

Gustavo Castro

概要

高精度の計測器のテストには、ノイズと歪みが極めて小さい高性能の信号発生器が必要です。より高い性能が求められるなか、高い精度で特性評価を行えるようにするために、信号発生器には新たな概念の導入が必要になりました。「ADMX1002」は、それを具現化したリファレンス設計です。この信号発生器では、高性能、高精度のD/Aコンバータ(DAC)を活用することで、かつてないレベルの精度と分解能を達成しています1。これを利用すれば、上記のような特性評価を容易に行えるようになります。また、デジタル・プリディストーション(DPD:Digital Predistortion)用の新たなアルゴリズムが追加されているため、テスト用の信号の忠実度をより高めることができます。更に、小型で低コストのフォーム・ファクタにより、他に類を見ないほど歪みの小さい信号を生成できます。

はじめに

高精度のA/Dコンバータ(ADC)や高忠実度(Hi-Fi)のオーディオ・デバイス(CODECやMEMSベースのマイクなど)の性能は、現在でも向上し続けています。そのため、より精度の高いオーディオ信号や任意波形信号を生成可能な自動試験装置(ATE:Automated Test Equipment)が求められています。高精度のADCやオーディオ・デバイスのDC/AC特性を評価/検証/テストするには、性能の高い複数種の計測器が必要です。そのため、そうしたデバイスの開発や出荷検査にかかるコストは膨れ上がっています。テスト・カバレッジについても、すべてを網羅するのが困難、あるいは不可能なレベルに達していることがあります。

理想的には、自社のテスト技術者によって社内向けのソリューションを開発できればよいのでしょう。しかし、それには膨大な時間とリソースが必要になります。アナログ・デバイセズは、そうした開発作業を加速するためのソリューションを提供しています。その具体的な例が、超低歪みの信号発生器として機能するADMX1002などのリファレンス設計です。

図1. ADMX1002の外観。歪みとノイズが極めて小さい信号発生器のリファレンス設計です。

図1. ADMX1002の外観。歪みとノイズが極めて小さい信号発生器のリファレンス設計です。

ADMX1002は、ハードウェアの開発と組み込みソフトウェアの開発に伴う課題を解決します。シンプルなシリアル・インターフェースによって設計の複雑さを緩和/抽象化しつつ、様々な正弦波を含む任意の信号波形を自動的に生成します。また、DPD用の新たなアルゴリズムによって、シグナル・チェーンに含まれるDACとアンプの性能を最大限に引き出しています。

高精度のミックスド・シグナル・デバイスのテストに関するニーズ

最新のADCやミックスド・シグナル・デバイスのDC/AC性能のテストを実施するには、高精度の信号源(信号発生器)が必要になります。端的に言えば、信号源には、被測定デバイス(DUT)を上回る性能が求められます。

ここで言うDCテストとは、微分非直線性(DNL)、積分非直線性(INL)、オフセット誤差、ゲイン誤差を測定し、ミッシング・コードが発生しないことを保証するためのテストのことです。これらのテストには、DC結合でシングルショットの信号を使用します。その信号は、直線性とノイズ性能が非常に高いものでなければなりません。例えば、INLとDNLの性能を評価するためにはランプ信号が使用されます。この種のテストでは、ADCのすべてのコードを網羅する必要があります。つまり、その高い分解能に対応できるだけの高精度の信号が必要になるということです。

一方、ACテストでは、全高調波歪み(THD)、信号/ノイズ + 歪み(SINAD)、スプリアスフリー・ダイナミック・レンジ(SFDR)などの性能を確認します。これらのテストでは、極めて質の高いトーン(正弦波)信号が使用されます。つまり、そのトーンには、DUTの目標仕様を逸脱するレベルの高調波成分は一切含まれていてはなりません。多くの場合、そうした信号を得るために、テスト技術者はカスタムのフィルタを使ってテスト用の信号から望ましくない歪み成分を除去しようと試みることになります。しかし、そのようなアプローチでは、システムの複雑さとコストが増大してしまいます。また、信号源からの高周波のノイズがテストで対象とする信号の周波数の周辺に現れることがあります。その場合、それらのノイズをフィルタで除去するのは困難です。信号源からのノイズは、DUT(ADCなど)のノイズ・フロアよりも低く抑える必要があります。そのノイズが原因でテストの結果に問題が生じ、DUT自身の性能が低く評価されてしまうという事態は避けなければなりません。

アナログ・デバイセズは、「AD4020/AD4021/AD4022」、「ADAQ23878」、「AD7134」など、高性能のADCやADC内蔵製品を提供しています。それらの概要を表1にまとめました。これを見れば、テスト用の信号のTHDについては、-123dBc以下という数値を達成することが目標になることがわかります。

表1. 高性能、高精度なADCの例
パラメータ
AD4020
ADAQ23878
AD7134
分解能〔ビット〕
20 18 24
サンプリング・レート〔MSPS〕
1.8 15 1.5
DNL〔ppm〕
0.3 1 規定なし
INL〔ppm〕
1 2.4 2
S/N比〔dB〕
100.5 89.3 107
THD〔dBc〕
-123 -115 -120
SINAD〔dB〕 100 89 106.5
SFDR〔dBc〕
122 114 125

分解能と直線性――歪みを抑えるために検討すべき事柄

歪みは、任意の時点における信号振幅の誤差として現れます。この誤差は、信号が理想的な形状から逸脱する原因になります。DACを使用すれば、デジタル的に合成されたデータを基に必要なアナログ信号を生成することができます。ただ、DACとしては、直線性がLSBレベルまで保証された非常に分解能の高いものを選択しなければなりません。生成したい信号を正確に表現するためには、1つ1つのデジタル・データに対して高い精度でアナログ値を生成可能なDACを使用しなければならないということです。INLとDNLは、現実のDACが理想的な伝達関数からどれだけ逸脱しているのかを定量化する指標です(ここではDACを例にとって解説を進めますが、ADCについても基本的に同様のことが言えます)。直線性誤差に分類されるこれらの誤差は、高い忠実度の信号を生成できるか否かに直接的に関わってきます。

多くの場合、周期的な信号の歪みはTHDを使って表されます。そのため、適切な精度を備えるDACを選択するには、分解能とINLがTHDに及ぼす影響を定量化しなければなりません。小さなTHDを観測するには、ノイズ・フロアが低く抑えられている必要があります。つまり、高いS/N比が求められます。基本的に、DACのS/N比はその量子化ノイズによって制限されます。一般に、S/N比と分解能の関係は、次の式で表すことができます。

数式 01

ここで、NはDACの分解能(ビット数)、fsはサンプリング周波数、BWは測定帯域幅です2。表1を見ればわかるように、S/N比としては少なくとも100.5dB以上が必要です。その3倍に相当する約110dBのS/N比が得られれば理想的だと言えます。帯域幅が第1ナイキスト・ゾーンまでだと仮定すると、110dBのS/N比を得るために必要な分解能は18ビットになります。

次に、INLとTHDの関係を定量化してみます。ここでは、DACの2次INLは小さいと仮定します。その伝達関数は、次の多項式で表すことができます。

数式 02

ここで、yはDACの出力(単位はV)、xは入力となるデジタル・コードです。第1項の係数aは、入力となるデジタル・コードと出力電圧を関連づける理想的なファクタを表します。第2項はINLを表し、その係数bは係数aよりもはるかに小さな値になります。このDACによって余弦信号x(t)( = cos(ωt))を生成すると、出力は次のようになります。

数式 03

三角関数については、以下の公式が成り立ちます。

数式 04

これを式(3)に適用すると、DACの出力信号は次のように表すことができます。

数式 05

上式の第2項は、2次高調波歪み(HD2)を表しています。また、この式から、歪みの小さい信号を生成する上では、INLが基本的な制約になることがわかります。この種の解析は、より高次の高調波歪み成分を生成する、より高次のINLにも適用できます。例えば、振幅がcの3次非直線性項を追加すると、信号は次のようになります3

数式 06

先述したS/N比の計算に基づき、18ビットのDACを使用するケースを考えます。その3次INLが2LSBだと仮定すると、3次高調波による歪み(HD3)は、次のようになるはずです。

数式 07

つまり、-123dBcという設計上の目標を満たすことはできません。DACの分解能があと2ビット高ければ、この歪みを更に12dB抑えて-126dBcという値を得ることができます。つまり、目標とする歪み性能を達成するには、分解能が少なくとも20ビットのDACが必要だということです。

信号生成パスの設計

歪みとノイズの要件を満たす信号源を設計するためには、最初に何をすべきなのでしょうか。それは、DACとその電圧リファレンス回路という2つの主要なコンポーネントを選択することです。例えば、分解能が20ビットのDACとしては「AD5791」を使用できます。AD5791は、高い分解能と1LSB以下の直線性性能を備えています。出力範囲が10Vである場合の誤差は10µV未満です。つまり、極めて正確に信号を生成できることが保証されます。

図2は、信号源(ADMX1002)の出力パスを簡略化して示したものです。この回路では、AD5791を2個使用し、互いに逆極性の信号を生成するように動作させます。つまり、完全差動型の信号パスを実装しています。このような工夫によってグラウンドに起因するクロストークから信号を分離し、更にS/N比を高めています。また、この回路では電圧リファレンスとして低ノイズの「LTC6655」を使用しています。そして、これを高精度のオペアンプ「AD8676」と組み合わせています。それにより、バイポーラ動作する各AD5791の高い直線性を維持するために必要な正負のリファレンス・レベルを供給します。

図2. ADMX1002のブロック図

図2. ADMX1002のブロック図

AD5791のアーキテクチャは、高い精度を実現します。結果として、ある要素が、高精度のDACで信号を生成する際に遭遇する一般的な課題として顕在化することになります。その要素とは、DACへの入力コードが変化する際に出力に生成されるグリッチのエネルギーです4。グリッチにより、生成される信号を時間領域で見た場合に歪みが観測されることになります。また、望ましくない量のエネルギーがDUTに印加されます。周期信号を使用する場合、周波数領域で見ると、グリッチによって、基本トーンと関連を持つスプリアス成分が生成されます。この問題に対する解決策としては、グリッチのエネルギーをフィルタリングする方法が考えられます。しかし、そのようにすると、信号源の信号帯域幅とセトリング時間が著しく低下するおそれがあります。より良いソリューションは、「ADG1236」のような電荷注入が抑えられるアナログ・スイッチとAD8676のようなオペアンプを組み合わせて、サンプル&ホールド回路をベースとするデグリッチャを実装することです5

ここで図3をご覧ください。これは、AD5791を使用して10kHzの方形波を生成した結果です。図3(下)はデグリッチャを適用する前の波形、図3(上)はデグリッチャを適用した後の波形を表しています。図3(下)の波形を見ると、入力コードが変化する際、AD5791の出力にグリッチが生じていることがわかります。AD5791とデグリッチャの更新レートは1MHzです。スイッチからの残余注入電荷は、生成される信号と関連づけられるものではありません。そのため、出力に配置した再構成フィルタ(reconstruction filter)によって簡単に除去することができます。

図3. デグリッチャの効果。時間スケールは5マイクロ秒/div、感度は5mV/div、測定帯域幅は50MHzです。

図3. デグリッチャの効果。時間スケールは5マイクロ秒/div、感度は5mV/div、測定帯域幅は50MHzです。

デグリッチャからの信号は、出力に達するまでに、複数段から成る6次のローパス・フィルタによってフィルタリングされます。この高次の再構成フィルタは、デグリッチャからの残余エネルギーと、DUTの入力スペクトルに折り返す可能性のある第1ナイキスト・ゾーン外のイメージを除去するために使用します6。その主要な構成要素としては、完全差動アンプ「ADA4945-1」を使用しています。同アンプは差動出力を備えており、最新のADCにおける入力の要件に対応しています。また、ノイズに対する同アンプの寄与分はわずか1.8nV/√Hzです。0.5µV/°Cのオフセット・ドリフトが保証されており、高い精度を達成することが可能です。

DPDの実現方法

DPDは、信号パス上に配置されたコンポーネントによって生じる非直線性を最小限に抑えるための手法です。DPDでは、システムが通常動作を行っている最中に誤差を補正します。そのためには、補正すべき誤差を事前に把握しなければなりません。したがって、最初に信号パスの誤差の測定を実施する必要があります。

信号パスの測定を行う場合、測定用のパスの歪みの方が信号パスの歪みよりも小さくなければなりません。そうでなければ、測定用のパスの誤差が信号源に影響を及ぼして性能が低下してしまいます。測定用のパスの歪みは、最高性能のADCやアンプを使用したとしても簡単に抑えることはできません。例えば、分解能が20ビットのADC「LTC2378-20」は、業界最高レベルの直線性を備えています。それでも、LTC2378-20のINLは、分解能が20ビットのDACであるAD5791の2倍に相当する±2ppmに達します。これは、伝達関数におけるいくつかのポイントをピックアップし、それに対応する値を単純にデジタル値に変換するだけでは、信号パスの伝達関数の誤差を測定することはできないということを意味します。つまり、より良い方法が必要だということです。

ADMX1002には、DPD用の新たなアルゴリズム(特許を取得済み)が実装されています。このアルゴリズムは、信号パスの誤差の補正に使用する測定用パスの直線性を改善するためのものです。また、このアルゴリズムでは、正弦波形の歪みを抑えるように機能します。そのため、信号パスは測定フェーズにおいて単一周波数のトーンを生成します。ADCの前段に配置されたDPD用の検出パスは、その種の信号に基づいてパスの直線性を全体的に高める役割を果たします。

ADMX1002では、信号波形のうちいくつかのセグメントの値をデジタル値に変換し、デジタル領域の信号を再構成します。得られた結果は、数学的なモデルと比較されます。この処理を基にして補正用のパラメータが抽出され、正弦波を生成する際にそれらが適用されます。望ましくない結果を生み出す原因になるランダムな誤差を完全に除去するためには、この処理を複数回繰り返さなければなりません。最適な補正処理が行われた時点でアルゴリズムによる処理は停止し、信号を生成するための最後の繰り返し処理で使われたパラメータの値が保存されます。図4に、このアルゴリズムのフローチャートを示しました。

図4. ADMX1002に実装されたDPD用のアルゴリズム

図4. ADMX1002に実装されたDPD用のアルゴリズム

この方式では、生成される信号に対して固有の補正が行われます。つまり、振幅や周波数が異なるすべての信号に対して、一連の処理を実行しなければなりません。ATEでは、異なる波形の設定を行うための時間はできるだけ短縮する必要があります。そのため、補正処理を適用して得た波形のデータは、オンボードのフラッシュ・メモリに保存し、いつでも読み出せるようにします。ADMX1002の場合、デュアル・トーンや任意のパターンを含めて、最大15種の波形データを保存することができます。

図5に、DPDを適用していない場合に生成される信号の周波数スペクトルを示しました。この図により、ノイズ性能や歪み性能を確認することができます。一方、図6に示したのは、同じ条件下でDPDを適用した場合に得られる周波数スペクトルです。図5と図6を比較すれば、DPD用のアルゴリズムの効果を確認できます。図6では、トータルのTHDは-130dBcを下回っています。DPDを適用していない場合の-115dBcという値と比べて、15dBの改善が得られているということです。

図5. DPDを適用していない場合の周波数スペクトル。2Vrms、1kHzの信号を生成した場合の結果です。

図5. DPDを適用していない場合の周波数スペクトル。2Vrms、1kHzの信号を生成した場合の結果です。

図6. DPDを適用した場合の周波数スペクトル。2Vrms、1kHzの信号を生成した場合の結果です。

図6. DPDを適用した場合の周波数スペクトル。2Vrms、1kHzの信号を生成した場合の結果です。

また、ADMX1002では、DPD用のアルゴリズムに加え、検出パスを利用する振幅補正用のアルゴリズムにより、再構成フィルタが原因で信号源のパスに加わる減衰が補償されます。

システム全体に関わる処理/インターフェース/制御は、SoC(System on Chip)によって実現されます。SoCには、FPGAファブリックとArm®コア・ベースのプロセッサが含まれています。SoCは、以下のような処理を実行します。

  • 波形の合成
  • DPD 用のアルゴリズムの実行
  • 不揮発性パターン・メモリの管理
  • デグリッチャの正確なタイミング制御
  • DAC へのデータの送信
  • アナログ・フロント・エンドのスイッチの制御
  • 電源の制御とシーケンシング
  • ホスト・インターフェース(SPI、ステータス、並列制御)

また、追加のDDR3 SDRAM(Double-Data-Rate3 Synchronous DRAM)により、DACへの直接データ送信といったSoCの処理タスクがサポートされます。

システムに対する給電

ハードウェア設計者は、すべての構成要素を組み合わせる際、性能の高い複数種の電源を用意しなければならないという現実に直面します。通常、デジタル・コンポーネント向けには、POL(Point of Load)コンバータによって生成される複数の低い電源電圧が必要になります。それに対し、アナログ・デバイスとミックスド・シグナル・デバイスに対しては、デジタル・コンポーネント用の電源の変動から適切に分離された低ノイズの電源によって給電する必要があります。複数種の電源電圧を用意する作業を不要にするために、ADMX1002はLDO(低ドロップアウト)レギュレータとパワー・スーパーバイザで構成される完全な電源サブシステムを搭載しています。

図7に、ADMX1002のパワー・ツリーを簡素化して示しました。LDOレギュレータは、上流のスイッチング電源から生じる不要なリップルを除去します。それにより、敏感なアナログ回路に対して、出力スペクトルに現れるスプリアスの影響が及ぶことを防ぎます。また、SoC用の重要な電源は、「LTC2962」によって監視されます。同ICは、ホスト・システムが診断のためにポーリングできるパワー・グッド信号を生成します。

図7. ADMX1002のパワー・ツリー

図7. ADMX1002のパワー・ツリー

ADMX1002にホストから供給しなければならない電源電圧は3.3V、9.0V、-9.0Vのわずか3種です。図8に、評価用ボード「EVAL-ADMX1002FMCZ」で使われているパワー・ツリーを示しました。「LTM8049」を使用すれば、(コンピュータ・ベースのテスト・システムにおいて一般的な)12Vなどの正の電源レールから低ノイズの±9.0Vの電源電圧を容易に生成することができます。外付けの磁気部品や複雑なレイアウトは必要ありません。同様に、12Vから3.3Vへの降圧には「LTM8063」を使用することが可能です。「ADM7172-3.3」、「LT1965」、「LT3015」などのLDOレギュレータを追加すれば、リップルのない電流を高密度のADMX1002に供給することができます。それにより、クリーンな出力スペクトルが維持されることを保証できるようになります。

図8. EVAL-ADMX100XFMCZのパワー・ツリー

図8. EVAL-ADMX100XFMCZのパワー・ツリー

まとめ

最新のADCやオーディオ・デバイスのテストに関する要件を満たすのは容易ではありません。本稿では、そうした要件を満たすためには、慎重に設計された信号パスと信号処理手法が必要になるということを明らかにしました。目標を達成するには、分解能の高いDAC、グリッチが出力に現れないようにするための配慮、歪みの小さいアンプを使用した再構成フィルタが必要です。ミックスド・シグナルのアルゴリズムによって最適化したデジタル・フィードバック・パスを実装し、信号を正確に再構成することにより、システムの性能を更に高めることができます。また、DPD用の新たなアルゴリズムを利用すれば、波形の合成時に適用可能な高調波歪みの情報を抽出することができます。その結果、信号源のパスの歪みを補償することが可能になります。