製品概要

機能と利点

  • Output frequency range: 800 MHz to 12.8 GHz
  • Jitter = 18 fsRMS (Integration BW: 100 Hz to 100 MHz)
  • Jitter = 27 fsRMS (ADC SNR Method)
  • Wideband Noise Floor: -160 dBc/Hz @12 GHz
  • PLL Specifications:
    • -239 dBc/Hz: Normalized In-Band Phase Noise Floor
    • -147 dBc/Hz: Normalized In-Band 1/f Noise
    • Phase Detector Frequency up to 500 MHz
    • Reference Input Frequency up to 1 GHz
    • Typical -100 dBc PFD spurs
  • Reference to Output Delay Specifications:
    • Part-to-Part Standard Deviation: 3 ps
    • Temperature Drift: 0.03 ps/℃
    • Adjustment Step Size: <+/-0.1 ps
  • Multi-chip Output Phase Alignment
  • 3.3 V and 5 V Power supplies
  • 7 mm x 7 mm 48 Lead LGA

製品概要

The ADF4377 is a high performance, ultralow jitter, dual output integer-N phased locked loop (PLL) with integrated voltage controlled oscillator (VCO) ideally suited for data converter and mixed signal front end (MxFE) clock applications. The high performance PLL has a figure of merit of -239 dBc/Hz, ultralow 1/f Noise and a high phase frequency detector (PFD) frequency that can achieve ultralow in-band noise and integrated jitter. The ADF4377’s fundamental VCO and output divider generate frequencies from 800 MHz to 12.8 GHz. The ADF4377 integrates all necessary power supply bypass capacitors, saving board space on compact boards.

For multiple data converter and MxFE clock applications, the ADF4377 simplifies clock alignment and calibration routines required with other clock solutions, by implementing:

  • automatic reference to output synchronization,
  • extremely well match reference to output delays across process, voltage, and temperature, and
  • sub-ps, jitter free reference to output delay adjustment capability.
  • These features allow for predictable and precise multi-chip clock and SYSREF alignment. JESD204B and JESD204C subclass 1 solutions are supported by pairing the ADF4377 with an integrated circuit(IC) that distributes pairs of reference and SYSREF signals.

    APPLICATIONS

  • High Performance Data Converter and MxFE Clocking
  • Wireless infrastructure (MC-GSM, 5G)
  • Test and Measurement
  • For more information please contact ADI at ADF_NewProducts@analog.com

    製品ライフサイクル icon-recommended 発売前

    新たに発売予定の製品です。技術的な検証が継続中の場合もあります。数量が限られており、設計仕様は量産開始前に変更されることがあります。

    ツール

    IBIS Models

    設計ツール

    ADIsimPLL™

    アナログ・デバイセズの新しい高性能PLL製品を迅速かつ確実に評価できるツールです。現在利用できるツールの中で、最も総合的なPLLシンセサイザーの設計/シミュレーション・ツールです。実施されるシミュレーションには、主要な非線形効果が含まれており、これはPLLの性能に大きく影響を及ぼします。ADIsimPLLによって、設計プロセスの繰り返し作業が1つ以上排除されるため、設計から製品の市場投入までの期間が大幅に短縮することができます。

    おすすめ製品

    ADF4377 互換製品

    推奨製品 リファレンス& SYSREF分配

    推奨製品 リファレンス分配バッファ

    推奨製品 推奨超低ノイズ/高PSRR LDO

    設計リソース

    ADI has always placed the highest emphasis on delivering products that meet the maximum levels of quality and reliability. We achieve this by incorporating quality and reliability checks in every scope of product and process design, and in the manufacturing process as well.  "Zero defects" for shipped products is always our goal.

    サンプル&購入


    サンプルは、外部のADI Sample Siteでのご注文となります。選択したパーツはSample Siteログイン後、カートに引き継がれます。Sample Siteを初めて使用する際は、アカウント登録をお願いいたします。Sample Siteに関するご質問は、SampleSupport@analog.com までお問合せください。

     

    モデル一覧の項目説明