AD9550

推荐用于新设计

整数N分频时钟转换器，适合有线通信应用

数据手册 (Rev. 0) 产品选型表
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

概述

  • 将预设标准输入频率转换为标准输出频率
  • 输入频率范围：8 kHz至200 MHz
  • 输出频率最高可达810 MHz LVPECL和LVDS (200 MHz CMOS)
  • 预设引脚可编程频率转换比
  • 片内VCO
  • 单端CMOS参考输入
  • 2路输出时钟（可独立编程为LVDS、LVPECL或CMOS）
  • 3.3 V单电源供电
  • 极低功耗：<450 mW（多数条件下）
  • 小型封装：5 mm × 5 mm
  • 超过Telcordia GR-253-CORE的抖动产生、转换和容差要求

AD9550是一款基于锁相环(PLL)的时钟转换器，针对有线通信和基站应用的需求而设计。它采用整数N分频PLL来满足相关的频率转换要求。REF输入端支持单端输入参考信号。

AD9550的引脚可编程，提供从15个可能的输入频率转换到51个可能的输出频率对（OUT1和OUT2）的标准输入/输出频率转换矩阵。

虽然AD9550严格按照CMOS工艺制造，但其输出与LVPECL、LVDS或单端CMOS逻辑电平兼容。

AD9550的工作温度范围为−40°C至+85°C工业温度范围。


应用
  • 高频VCXO、OCXO和SAW谐振器的高性价比替代产品
  • 灵活的频率转换支持以太网、T1/E1、SONET/SDH、GPON、xDSL等有线应用
  • 无线基础设施
  • 测试与测量（包括手持式设备）
AD9550
整数N分频时钟转换器，适合有线通信应用
AD9550 Functional Block Diagram
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目
提问

参考资料

数据手册 1

用户手册 1

了解更多
添加至 myAnalog

Add media to the Resources section of myAnalog, to an existing project or to a new project.

创建新项目

软件资源

找不到您所需的软件或驱动?

申请驱动/软件

硬件生态系统

部分模型 产品周期 描述
扇出缓冲器和分路器 5
ADCLK925
推荐用于新设计 超快型SiGe ECL时钟/数据缓冲器
ADCLK944
推荐用于新设计 2.5 V/3.3 V、4路LVPECL输出、SiGe时钟扇出缓冲器
ADCLK948
推荐用于新设计 2路可选输入、8路LVPECL输出、SiGe时钟扇出缓冲器
ADCLK854
推荐用于新设计 1.8 V、12 LVDS/24 CMOS输出的低功耗时钟扇出缓冲器
ADCLK846
推荐用于新设计 1.8 V、6 LVDS/12 CMOS输出低功耗时钟扇出缓冲器
时钟IC 4
AD9512
推荐用于新设计 1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出
AD9513
推荐用于新设计 800 MHz时钟分配IC，分频器，延迟调整，三路输出
AD9514
推荐用于新设计 1.6 GHz时钟分配IC、分频器、延迟调整、3路输出
AD9515
推荐用于新设计 1.6 GHz时钟分配IC，分频器，延迟调整，两路输出
线性稳压器 2
ADP150
量产 超低噪声、150 mA CMOS线性调节器
ADP151
量产 超低噪声 200 mA CMOS 线性稳压器
Modal heading
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目

评估套件
EVAL-AD9550
AD9550 评估板

最新评论

2 年前
ad9550 10mhz倍频到40Mhz的参考电路与配置电路
查看EngineerZone®的相关讨论

近期浏览