ADCLK948

推荐用于新设计

2路可选输入、8路LVPECL输出、SiGe时钟扇出缓冲器

产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

Viewing:

概述

  • 2个可选差分输入
  • 工作频率:4.8 GHz
  • 宽带随机抖动:75 fs rms
  • 片内输入端接
  • 电源:3.3 V

ADCLK948是一款超快时钟扇出缓冲器,采用ADI公司专有的XFCB3硅-锗(SiGe)双极性工艺制造,设计用于要求低抖动的高速应用。

该器件具有两个差分输入,通过IN_SEL控制引脚进行选择。两个输入均配备中心抽头、差分、100 Ω片内端接电阻,接受直流耦合LVPECL、CML、3.3 V CMOS(单端)以及交流耦合1.8 V CMOS、LVDS和LVPECL输入。提供VREFx引脚用于偏置交流耦合输入。

ADCLK948内置8个全摆幅射极耦合逻辑(ECL)输出驱动器。对于LVPECL(正ECL)工作模式, VCC 偏置至正电源, VEE 偏置至接地。对于ECL工作模式, VCC 偏置至接地, VEE 偏置至负电源。

输出级旨在从各端将800 mW直接驱动至端接于VCC -2V的50 Ω负载,从而获得1.6 V的总差分输出摆幅。

ADCLK948采用32引脚LFCSP封装,额定工作温度范围为−40°C至+85°C标准工业温度范围。


应用
  • 低抖动时钟分配
  • 时钟与数据信号恢复
  • 电平转换
  • 无线通信
  • 有线通信
  • 医疗和工业成像
  • 自动测试设备(ATE)和高性能仪器仪表
  • ADCLK948
    2路可选输入、8路LVPECL输出、SiGe时钟扇出缓冲器
    ADCLK948 Functional Block Diagram
    添加至 myAnalog

    将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

    创建新项目
    提问

    参考资料

    了解更多
    添加至 myAnalog

    Add media to the Resources section of myAnalog, to an existing project or to a new project.

    创建新项目

    工具及仿真模型

    ADIsimCLK设计与评估软件

    ADIsimCLK是一款专门针对ADI公司的超低抖动时钟分配和时钟产生产品系列而开发的设计工具。无论是在无线基础设施、仪器仪表、网络、宽带、自动测试设备领域,还是在其它要求可预测时钟性能的应用,ADIsimCLK都能帮助您迅速开发、评估和优化设计。

    打开工具

    ADCLK948 IBIS Model 1


    评估套件

    EVAL-ADCLK948

    ADCLK948评估板

    产品详情

    ADCLK948是一款性能极高的时钟扇出缓冲器。评估板采用高质量的Rogers电介质材料制造。传输线路路径尽可能靠近50 Ω

    EVAL-ADCLK948
    ADCLK948评估板

    参考电路

    CN0294 参考设计

    利用低抖动LVPECL扇出缓冲器增加时钟源的输出数

    特性和优点

    • 集成PLL和VCO
    • 低抖动扇出缓冲器
    • LVPECL输出
    CN0294
    利用低抖动LVPECL扇出缓冲器增加时钟源的输出数

    最新评论

    需要发起讨论吗? 没有关于 ADCLK948的相关讨论?是否需要发起讨论?

    在EngineerZone®上发起讨论

    近期浏览