菜单

关闭

ADCLK925

超快型SiGe ECL时钟/数据缓冲器

英文数据手册

Rev. B

推荐新设计使用

顶部

概览

优势和特点
产品详情

优势和特点

传播延迟：95 ps
反转率：7.5 GHz
典型输出上升/下降：60 ps

随机抖动(RJ)：60 fs
两个输入引脚上均有片内端电极
扩展工业温度范围：−40°C至+125°C
电源：2.5 V至3.3 V (V_CC – V_EE)

产品详情

ADCLK905（单输入/单输出）、ADCLK907（双通道单输入/单输出）和ADCLK925（单输入/双输出）为超高速时钟/数据缓冲器，采用ADI公司专有的XFCB3硅锗(SiGe)双极性工艺制造。

ADCLK905/ADCLK907/ADCLK925内置全摆幅射极耦合逻辑（ECL）输出驱动器。对于PECL（正ECL）工作模式，将V_CC偏置至正电源，将V_EE 偏置至接地。对于NECL(负ECL)工作，V_CC偏置至接地，V_EE 偏置到负电源。

缓冲器具备95 ps的传播延迟、7.5 GHz的触发率、10 Gbps的数据速率以及60 fs的随机抖动(RJ)。

输入含有100 Ω的中心抽头片内端接电阻。提供V_REF引脚用于偏置交流耦合输入。

ECL输出级旨在从各端将800 mW直接驱动至端接于V_CC − 2 V的50 Ω负载，从而获得1.6 V的总差分输出摆幅

ADCLK905/ADCLK907/ADCLK925提供16引脚LFCSP封装。

应用

时钟和数据信号恢复和电平转换

自动测试设备(ATE)

高速仪器仪表

高速线路接收机

阈值检测

转换器时钟

产品分类

时钟与定时
- 时钟分配器

射频和微波
- 时钟分配器

领域

航空航天和防务
- 雷达

类似器件点击在参数搜索中查看所有

产品生命周期推荐新设计使用

本产品已上市。数据手册包含所有最终性能规格和工作条件。ADI公司推荐新设计使用这些产品。

评估套件 (1)

EVAL-ADCLK925

ADCLK925评估板

文档

数据手册 (1)

PDF

735.46 K

ADCLK905/ADCLK907/ADCLK925: Ultrafast SiGe ECL Clock/Data Buffers Data Sheet (Rev. B)

应用笔记 (18)

PDF

227.66 K

AN-501: Aperture Uncertainty and ADC System Performance (Rev. A)

PDF

291.7 K

AN-756: Sampled Systems and the Effects of Clock Phase Noise and Jitter (Rev. 0)

PDF

AN-769: Generating Multiple Clock Outputs from the AD9540 (Rev. 0)

PDF

221 kB

AN-939: Super-Nyquist Operation of the AD9912 Yields a High RF Output Signal (Rev. 0)

PDF

313 kB

AN-837: DDS-Based Clock Jitter Performance vs. DAC Reconstruction Filter Performance (Rev. 0)

PDF

115 kB

AN-823: Direct Digital Synthesizers in Clocking Applications Time (Rev. 0)

PDF

170 kB

AN-927: Determining if a Spur is Related to the DDS/DAC or to Some Other Source (For Example, Switching Supplies) (Rev. 0)

PDF

130 kB

AN-769: 基于AD9540产生多时钟输出 (Rev. 0)

PDF

AN-873: ADF4xxx系列PLL频率合成器的锁定检测 (Rev. 0)

PDF

AN-939: 利用AD9912的超奈奎斯特频率操作得到高RF输出信号 (Rev. 0)

PDF

234 kB

AN-927: 确定杂散来源是DDS/DAC还是其他器件(例如开关电源)[中文版] (Rev. 0)

PDF

416 kB

AN-837: 基于DDS的时钟抖动性能与DAC重构滤波器性能的关系[中文版] (Rev. 0)

PDF

207 kB

AN-873: Lock Detect on the ADF4xxx Family of PLL Synthesizers (Rev. 0)

PDF

303 kB

AN-823: 时钟应用中的直接数字频率合成器[中文版] (Rev. 0)

PDF

808 kB

AN-756: 系统采样以及时钟相位噪声和抖动的影响[中文版] (Rev. 0)

PDF

227 kB

AN-501: 孔径不确定度与ADC系统性能[中文版] (Rev. A)

PDF

1679 kB

AN-741: Little Known Characteristics of Phase Noise (Rev. 0)

PDF

359 kB

AN-741: 鲜为人知的相位噪声特性

用户手册 (3)

PDF

306 kB

UG-582: Evaluating the EVAL-CN0290-SDPZ

PDF

335 kB

UG-006：设置ADCLK905/ADCLK907/ADCLK925评估板

PDF

335 kB

UG-006: Setting Up the Evaluation Board for the ADCLK905/ADCLK907/ADCLK925

解决方案通报和手册 (2)

PDF

2912 kB

数模转换器IC 解决方案，第10卷 • 第1期

PDF

1809 kB

Digital-to-Analog Converter ICs Solutions Bulletin, Volume 10, Issue 1

工具及仿真模型

IBIS模型

ADCLK925 IBIS Model

IBS

ADCLK925 IBIS Model

设计工具

ADIsimCLK™设计与评估软件

ADIsimCLK是一款专门针对ADI公司的超低抖动时钟分配和时钟产生产品系列而开发的设计工具。无论是在无线基础设施、仪器仪表、网络、宽带、自动测试设备领域，还是在其它要求可预测时钟性能的应用，ADIsimCLK都能帮助您迅速开发、评估和优化设计。

参考电路 (1)

CN0290

扩展高性能锁相环的低频范围

参考资料

技术指南 (1)

MT-008: 将振荡器相位噪声转换为时间抖动

产品选型手册 (1)

RF和微波IC选型指南2015

解决方案通报和手册 (1)

数模转换器IC 解决方案，第10卷 • 第1期

参考电路 (1)

CN-0290：扩展高性能锁相环的低频范围

技术文章 (3)

Design A Clock-Distribution Strategy With Confidence

Understand the Effects of Clock Jitter and Phase Noise on Sampled Systems

Speedy A/Ds Demand Stable Clocks

设计资源

ADI始终把满足您最高可靠性水平的产品放在首要位置。我们通过在所有产品、工艺设计和制造过程中引入高质量和可靠性检查实践这一承诺。发运的产品实现“零缺陷”始终是我们的目标。

质量和可靠性

原理图符号和PCB封装

PCN-PDN信息

申请产品/工艺变更通知

关闭

加入我的myAnalog

讨论

没有找到你想要的？即刻访问 ADI中文技术论坛 »

样片申请及购买

电脑版网站提供样片和购买功能

查询库存

这里所列出的美国报价单仅供预算参考，指美元报价（规定订量的每片美元，美国离岸价），如有修改不再另行通知。由于地区关税、商业税、汇率及手续费原因，国际报价可能不同。对于特殊批量报价，请与您当地的ADI公司办事处或代理商联络。对于评估板和套件的报价是指一个单位价格。

价格表帮助

购买评估板所示报价为单片价格

加入购物车

查询库存

所示报价为单片价格。所列的美国报价单仅供预算参考，指美元报价（每片美国离岸价），如有修改恕不另行通知。由于地区关税、商业税、汇率及手续费原因，国际报价可能不同。

加入我的myAnalog

概览

优势和特点

产品详情

产品分类