添加到信号链设计器

ADF4196:  低相位噪声,快速解决6 GHz 锁相频率合成器

产品详情

产品状态:推荐用于新设计

ADF4196频率合成器可以用来在无线接收机和发射机的上变频和下变频部分实现本振(LO),其结构专门设计用来满足基站的GSM/EDGE锁定时间要求,其快速建立功能则使ADF4196非常适合脉冲多普勒雷达应用。

ADF4196由低噪声数字鉴频鉴相器(PFD)和精密差分电荷泵组成。还有一个差分放大器,用来将电荷泵的差分输出转换为外部电压控制振荡器(VCO)的单端电压。Σ-Δ型小数插值器与N分频器一起使用,能够实现可编程模数小数N分频。此外,4位参考(R)分频器和片内倍频器允许PFD输入端的参考信号(REFIN)频率为可选值。

如果频率合成器与外部环路滤波器和VCO一起使用,则可以实现完整的锁相环(PLL)。开关结构确保PLL能在GSM时隙保护期间内建立,而无需第二PLL及相关的隔离开关。与以前的乒乓式GSM PLL结构相比,这种结构能节省成本,降低复杂度,减小PCB面积,并减少屏蔽和特性测试工作。

应用

  • GSM/EDGE基站
  • PHS基站
  • 脉冲多普勒雷达
  • 仪器仪表和测试设备
  • 波束形成/相控阵系统

特点和优势

  • 快速建立小数N
    分频PLL结构
  • 单个PLL可取代乒乓式频率合成器
  • 在5 μs内完成整个GSM频段上的跳频,相位建立时间低于20 µs
  • 相位误差:1度rms
    (4 GHz RF输出)
  • 数字可编程输出相位
  • 数字可编程输出相位
  • RF输入范围最高可达6 GHz
  • 三线式串行接口
  • 片内低噪声差分放大器
  • 相位噪声品质因数:–216 dBc/Hz
  • 利用ADIsimPLL可实现环路滤波器设计

ADF4196 功能框图

文档

快讯名称 内容类型 文件类型
ADF4196: Low Phase Noise, Fast Settling, 6 GHz PLL Frequency Synthesizer Data Sheet (Rev C, 01/2013) (pdf, 2801 kB) 产品数据手册 PDF
ADF4196: Low Phase Noise, Fast Settling, 6 GHz PLL Frequency Synthesizer Data Sheet (Rev C, 01/2013) (pdf, 2801 kB) 产品数据手册 PDF
Fundamentals of Frequency Synthesis, Part 1: Phased Locked Loops
The first of a two-part series on frequency synthesis, with an introduction to Phased Locked Loops. This webcast looks at the need for frequency generation, the techniques from the past present and future, and how to assess the performance of a frequency synthesis, and real world applications. Particular attention will be focused on Phase Locked Loops (PLL's) as frequency synthesizers.
在线研讨会 WEBCAST
Fundamentals of Frequency Synthesis, Part 2: Direct Digital Synthesis (DDS)
This month we conclude our two-part series on frequency synthesis, with an introduction to Direct Digital Synthesis. We will give a basic review of how a direct digital synthesis system works, touching on the inner workings of the DDS engine at a relatively high level. We will also discuss the tradeoffs between PLL and DDS technology as a base choice for frequency synthesis needs.
在线研讨会 WEBCAST
UG-476:PLL软件安装指南  (pdf, 0) 用户指导 PDF
UG-536:评估ADF4193和ADF4196频率合成器的锁相环  (pdf, 0) 用户指导 PDF
RF 手册  (pdf, 988 kB)
RF IC 选型指南(12/2010)
概况 PDF
PLLs/Synthesizers Product Highlight  (pdf, 269 kB) 概况 PDF
PLL Synthesizers/VCOs - Overview  (pdf, 510 kB) 概况 PDF
Clock and Timing ICs  (pdf, 4970 kB) 概况 PDF
RAQs index 非常见问题解答 HTML
术语表 专业词汇表 HTML

设计工具,模型,驱动及软件

快讯名称 内容类型 文件类型
ADIsimRF
ADI公司的ADIsimRF设计工具可以计算RF信号链内的大部分重要参数,包括级联增益、噪声系数、IP3、P1dB和总功耗。
ADIsim Design/Simulation Tools HTML
ADIsimPLL™
ADIsimPLL 可以对ADI公司的最新高性能PLL产品进行快速、可靠的评估。它是目前最全面的PLL频率合成器设计和仿真工具,可实现所有对PLL性能有显著影响的重要非线性效应仿真。ADIsimPLL可以免去设计过程中的至少一项重复劳动,从而加快上市速度。
ADIsim Design/Simulation Tools HTML
ADF4196评估板软件  (zip, 1165 kB) 评估软件 ZIP

评估套件,原理图符号和PCB封装

评估板和开发套件查看评估板和套件页面以了解文档和采购信息

原理图符号和PCB封装— ADI公司提供与当今众多CAD系统兼容的原理图符号和PCB封装(Symbols & Footprints),以便更广泛、更轻松地使用。

产品推荐及参考设计

推荐配套产品

建议配套产品


推荐ADF4196使用的RF混频器
  • 针对10 MHz至6 GHz高动态范围有源混频器,推荐使用ADL5801或双通道ADL5802
推荐ADF4196使用的调制器/解调器 推荐ADF4196使用的4分频预分频器
  • F如需低噪声、低功耗、固定RF模块,推荐使用ADF5001
推荐ADF4196使用的PLL有源滤波器
  • 如需超低噪声、轨到轨放大器,推荐使用OP184
推荐ADF4196使用的线性稳压器
  • 针对超低噪声、3V、150mA输出应用,推荐使用ADP150
  • 针对超低噪声、3V、200mA输出应用,推荐使用ADP151
  • 针对高精度5V应用,推荐使用ADP3334
  • 如需升压型3V至5V调节器,推荐使用ADP1613

推荐电源解决方案

这些建议有帮助吗?

Sample样片申请及购买

价格,封装及供货状态

帮助

这里所列出的美国报价单仅供预算参考,指美元报价(规定订量的每片美元,美国离岸价),如有修改不再另行通知。由于地区关税、商业税、汇率及手续费原因,国际报价可能不同。对于特殊批量报价,请与您当地的ADI公司办事处或代理商联络。对于评估板和套件的报价是指一个单位价格。

ADF4196评估板
产品型号 描述 报价 RoHS 查看PCN/PDN 查看库存/
购买/样片
EV-ADF4196SD1Z 产品状态: 量产 Evaluation Board (No VCO or Loop Filter) $ 141.00 -
EVAL-SDP-CS1Z 产品状态: 量产 SDP-S Controller Board - Interface to EV-ADF4196SD1Z (also required) $ 49.00 -

所示报价为单片价格。所列的美国报价单仅供预算参考,指美元报价(每片美国离岸价),如有修改,恕不另行通知。由于地区关税、商业税、汇率及手续费原因,国际报价可能不同。

查看库存和订购

浏览代理商名单
沪ICP备09046653号
产品评价 X
content here.
content here.

产品评价

关闭