LTC6950

过期

具有时钟分配功能的 1.4GHz 低相位噪声、低抖动 PLL

数据手册 产品选型表
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许，也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。
Viewing:

概述

  • 低相位噪声和抖动
  • 附加抖动：18fsRMS (12kHz 至 20MHz)
  • 附加抖动：85fsRMS (10Hz 至 奈奎斯特频率)
  • EZSync™ 多芯片时钟边沿同步
  • 具有锁定指示器的完整 PLL 内核
  • －226dBc/Hz 归一化带内相位噪声层
  • －274dBc/Hz 归一化 1/f 相位噪声
  • 1.4GHz 最大 VCO 输入频率
  • 四个独立的低噪声 1.4GHz LVPECL 输出
  • 一个 LVDS/CMOS 可配置输出
  • 5 个可独立地编程的分频器 (覆盖从 1 至 63 的所有整数)
  • 5 个可独立地编程的 VCO 时钟周期延迟 (覆盖从 0 至 63 的所有整数)
  • －40°C 至 105°C 结温范围

LTC®6950 是一款具时钟分配功能的低相位噪声整数 N 频率合成器内核。LTC6950 可提供高频、高分辨率数据采集系统中所需的低相位噪声时钟信号。

频率合成器包含一个完整的低噪声 PLL 内核，以及一个可编程基准分频器 (R)、一个可编程反馈分频器 (N)、一个相位 / 频率检测器 (PFD) 和一个低噪声充电泵 (CP)。LTC6950 的时钟分配部分提供了多达 5 个基于 VCO 输入的输出。每个输出进行个别编程，以利用从 1 至 63 的任何整数对 VCO 输入频率进行分频，并使输出延迟 0 至 63 个 VCO 时钟周期。其中的 4 个输出具有能够在高达 1.4GHz 频率下运作的非常低噪声、低偏斜 LVPECL 逻辑信号。第 5 个输出可选择为 LVDS (800MHz) 或 CMOS (250MHz) 逻辑类型。另外，还通过编程使该输出产生一个基于 VCO 输入或基准分频器输出的输出信号。


Applications
  • 对高速、高分辨率 ADC、DAC 和数据采集系统进行定时
  • 低抖动时钟产生和分配
LTC6950
具有时钟分配功能的 1.4GHz 低相位噪声、低抖动 PLL
PECLx Closed-Loop Phase Noise, fVCSO = 1GHz, Mx[5:0] = 8, fPECLx = 125MHz Product Package 1
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目
提问

参考资料

数据手册 1

可靠性数据 1

用户手册 1

应用笔记 1

技术文章 2

了解更多
添加至 myAnalog

Add media to the Resources section of myAnalog, to an existing project or to a new project.

创建新项目

软件资源

Evaluation Software 1

ClockWizard

ClockWizard builds on PLLWizard and simplifies the evaluation process of the LTC6950. Besides the ability to design the loop filter components and predict the resulting phase noise and jitter performance, ClockWizard introduces a scope plot which shows the LTC6950 outputs in the time domain and illustrates the phase relationships between the outputs based on their respective EZSync settings. It also controls the LTC6950 demoboard via the DC590 or DC2026.

硬件生态系统

部分模型 产品周期 描述
比较器 1
LTC6957
低相位噪声、双输出缓冲器 / 驱动器 / 逻辑转换器
模数转换器(ADC) 3
LTC2157-14
量产 双通道、14 位、250Msps ADC
LTC2208
量产 16 位、130Msps ADC
LTM9013
最后购买期限 300MHz 宽带接收器
扇出缓冲器和分路器 1
LTC6954
最后购买期限 低相位噪声、三路输出时钟分配分频器 / 驱动器
锁相环(PLL)频率合成器 1
HMC1031
最后购买期限 集成整数N分频PLL、0.1 - 500 MHz时钟发生器
Modal heading
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中（接收通知）。

创建新项目

工具及仿真模型

Linduino 3

IBIS 模型 1

评估套件

eval board
schematic 1
schematic 2
schematic 3
schematic 4
schematic 5
DC1795A

LTC6950演示板|具有5路输出的整数N分频PLL（需要DC590或DC2026）

立即购买 更多内容

产品详情

演示电路1795A内置具有时钟分配功能的1.4GHz低相位噪声、低抖动PLL LTC6950。为方便使用，DC1795A配备100MHz基准电压源以及具有正弦波输出的1GHz压控SAW振荡器VCSO。所有差分输入和输出均具有0.5"间距SMA连接器。DC1795A具有四个采用50Ω传输线路进行交流耦合的LVPECL输出，使其适合驱动50Ω阻抗仪器。LVDS/CMOS输出采用直流耦合。LTC6950通过转台和SMA连接器提供EZSync™功能。
DC1795A
LTC6950演示板|具有5路输出的整数N分频PLL（需要DC590或DC2026）
DC1795A Demo Board DC1795A Demo Board DC1795A Demo Board DC1795A Demo Board DC1795A - Schematic

最新评论

需要发起讨论吗？ 没有关于 LTC6950的相关讨论？是否需要发起讨论？

在EngineerZone®上发起讨论

近期浏览