RF Signal Analyzers & Vector Network Analyzers

AD9208 – это двухканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 3 GSPS. Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Этот продукт разработан для применения в системах связи с непосредственной оцифровкой широкополосных аналоговых сигналов до 5 ГГц. Ширина полосы входного каскада АЦП по уровню −3 дБ составляет 9 ГГц. AD9208 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Два ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Входы аналоговых сигналов и сигнала синхронизации являются дифференциальными. Выходы данных АЦП подключены к четырем цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя до пяти каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе NCO и до четырех полуполосных децимирующих фильтров. NCO предоставляет возможность выбора до трех предустановленных диапазонов припомщи контактов ввода/вывода общего назначения (GPIO). Управление рабочими режимами DDC осуществляется через программируемые по SPI профили.

В дополнение к блокам DDC AD9208 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования результата преобразования в регистре 0x0245 АЦП. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП. Помимо битов быстрого детектирования AD9208 также обеспечивает функцию мониторинга уровня сигнала. Блок мониторинга предоставляет дополнительную информацию о сигнале, оцифровываемом АЦП.

В зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства пользователи могут сконфигурировать высокоскоростной последовательный интерфейс вывода JESD204B подкласса 1 для работы с одной, двумя, четырьмя или восемью линиями данных. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов.
AD9208 имеет широкие возможности управления энергопотреблением, которые позволяют при необходимости добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс последовательного порта SPI.

AD9208 выпускается в бессвинцовом корпусе BGA со 196 шариковыми контактами и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +85°C. Продукт защищен патентом США.
Обратите внимание на то, что для обозначения многофункциональных выводов, например, FD_A/GPIO_A0, в техническом описании может использоваться как полное наименование, так и наименование отдельно взятой обсуждаемой функции, например, FD_A.

Ключевые особенности продукта

1. Широкая полоса входного каскада (9 ГГц по уровню -3 дБ) позволяет выполнять непосредственную оцифровку радиочастотных сигналов примерно до 5 ГГц.
2. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
3. Быстрое переключение NCO при помощи выводов GPIO.
4. Управление различными параметрами и функциями компонента через SPI для удовлетворения требований конкретной системы.
5. Программируемый детектор выхода за границы рабочего диапазона и функция мониторинга сигнала.
6. Интегрированный диодный датчик температуры для управления тепловым режимом системы.
7. Корпус BGA со 196 контактами, 12 мм × 12 мм

Области применения

• Многодиапазонные, мультирежимные цифровые приемники с разнесенным приемом
• 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A
• Электронная контрольно-измерительная аппаратура
• Радары с фазированными антенными решетками и средства радиоэлектронной борьбы
• Приемники восходящего канала кабельных сетей DOCSIS 3.0
• Цифровые приемники обратного канала гибридных коаксиальных-оптоволоконных сетей

AD9689 – это двухканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 2.6 GSPS. Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Данный продукт разработан для использования в системах связи с поддержкой непосредственной оцифровки широкополосных аналоговых сигналов на радиочастоте в полосе 5 ГГц. Ширина полосы входного каскада АЦП по уровню −3 дБ составляет 9 ГГц. AD9689 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Два ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Входы аналоговых сигналов и сигналов синхронизации являются дифференциальными. Выходы данных АЦП подключены к четырем цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя несколько каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе цифрового генератора (NCO) и децимирующие фильтры. NCO обеспечивает возможность выбора до трех предустановленных диапазонов при помощи линий универсального ввода/вывода (GPIO). Переключение режимов работы интегрированных в AD9689 осуществляется с помощью профилей, программируемых через SPI.

В дополнение к блокам DDC AD9689 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования в регистре 0x0245 АЦП. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП. В дополнение к выходам быстрого детектирования AD9689 также обеспечивает возможность мониторинга сигналов. Блок мониторинга предоставляет дополнительную информацию о сигнале, оцифровываемом АЦП. В зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства пользователь может сконфигурировать высокоскоростной последовательный интерфейс вывода JESD204B подкласса 1 для передачи с использованием одной, двух, четырех или восьми линий. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов.

AD9689 имеет широкие возможности управления энергопотреблением, которые позволяют, при необходимости, добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс последовательного порта SPI.

AD9689 выпускается в бессвинцовом корпусе BGA со 196 шариковыми контактами и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +85°C. Продукт защищен патентом США.

Обратите внимание, что для обозначения многофункциональных выводов, например, FD_A/GPIO_A0, в техническом описании может использоваться как полное наименование вывода, так и наименование отдельно взятой обсуждаемой функции, например, FD_A.

Ключевые особенности продукта

1. Широкая полоса входного каскада (9ГГц по уровню −3 дБ) позволяет выполнять непосредственную оцифровку радиочастотных (РЧ) сигналов на частотах приблизительно до 5 ГГц.
2. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
3. Быстрое переключение NCO при помощи выводов GPIO.
4. Управление различными функциями и параметрами продукта через SPI для удовлетворения требований конкретной системы.
5. Программируемый детектор выхода за границы рабочего диапазона с коротким временем реакции.
6. Интегрированный диодный датчик температуры для управления тепловым режимом системы.
7. Корпус BGA со 196 шариковыми контактами, 12 мм × 12 мм.

Области применения

• Многодиапазонные, мультирежимные цифровые приемники с разнесенным приемом
  • 3G/4G, TD-SCDMA, W-CDMA и GSM, LTE, LTE-A
• Электронные контрольно-измерительные системы 
• Радиолокаторы с фазированными антенными решетками и средства радиоэлектронной борьбы
• Приемные тракты обратного канала кабельных сетей DOCSIS 3.0
• Цифровые приемники обратного тракта гибридных коаксиально-оптоволоконных сетей (HFC)

The AD9691 is a dual, 14-bit, 1.25 GSPS analog-to-digital converter (ADC). The device has an on-chip buffer and sample-and-hold circuit designed for low power, small size, and ease of use. The device is designed for sampling wide bandwidth analog signals of up to 1.5 GHz.

The dual ADC cores feature a multistage, differential pipelined architecture with integrated output error correction logic. Each ADC features wide bandwidth inputs supporting a variety of user-selectable input ranges. An integrated voltage reference eases design considerations.

Each ADC data output is internally connected to two digital downconverters (DDCs). Each DDC consists of four cascaded signal processing stages: a 12-bit frequency translator (NCO) and four half-band decimation filters.

In addition to the DDC blocks, the AD9691 has several functions that simplify the automatic gain control (AGC) function in the communications receiver. The programmable threshold detector allows monitoring of the incoming signal power using the fast detect output bits of the ADC. If the input signal level exceeds the programmable threshold, the fast detect indicator goes high. Because this threshold indicator has low latency, the user can quickly turn down the system gain to avoid an overrange condition at the ADC input.

Users can configure the Subclass 1 JESD204B-based high speed serialized output in a variety of one-, two-, four- or eight-lane configurations, depending on the DDC configuration and the acceptable lane rate of the receiving logic device. Multiple device synchronization is supported through the SYSREF± input pins.

The AD9691 is available in a Pb-free, 88-lead LFCSP and is specified over the −40°C to +85°C industrial temperature range.

Product Highlights

1. Low power consumption analog core, 14-bit, 1.25 GSPS dual analog-to-digital converter (ADC) with 1.9 W per channel.
2. Wide full power bandwidth supports IF sampling of signals up to 1.5 GHz.
3. Buffered inputs with programmable input termination eases filter design and implementation.
4. Flexible serial port interface (SPI) controls various product features and functions to meet specific system requirements.
5. Programmable fast overrange detection.
6. 12 mm × 12 mm 88-lead LFCSP.

Applications

• Communications (wideband receivers and digital predistortion)
• Instrumentation (spectrum analyzers, network analyzers, integrated RF test solutions)
• DOCSIS 3.x CMTS upstream receive paths
• High speed data acquisition systems

AD9684 – это двухканальный 14-разрядный АЦП с быстродействием 500 миллионов выборок в секунду (MSPS). Компонент содержит интегрированные буфер и схему выборки-хранения, обеспечивая низкое энергопотребление, малые габариты и простоту применения. Он предназначен для оцифровки широкополосных аналоговых сигналов и оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкой потребляемой мощности при малых габаритах корпуса

Ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный буферизированный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Выходные данные АЦП могут, при необходимости, быть пропущены через опциональный блок децимации с коэффициентом 2.

Входы аналогового сигнала и сигнала тактовой синхронизации являются дифференциальными. Выход каждого из АЦП подключен к двум цифровым преобразователям с понижением частоты (DDC). Каждый DDC состоит из четырех последовательных каскадов обработки сигнала: 12-разрядного преобразователя частоты (NCO) и трех полуполосных децимирующих фильтров, обеспечивающих коэффициент децимации, равный двум, четырем или восьми.

Области применения

• Системы связи
• Многодиапазонные, многорежимные приемники с разнесенными антеннами
  3G/4G, TD-SCDMA, WCDMA, MC-GSM, LTE
• Универсальные программно-определяемые радиосистемы
• Сверхширокополосные спутниковые приемники
• Измерительная техника (спектроанализаторы, анализаторы цепей, интегрированные решения для испытания ВЧ устройств)
• Радиолокация
• Цифровые осциллографы
• Высокоскоростные системы сбора данных
• Приемники обратного канала кабельных сетей DOCSIS
• Цифровые приемники обратного канала гибридных коаксиальных/оптоволоконных сетей

AD9680 – это двухканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 1 миллиард выборок в секунду (GSPS). Компонент включает в себя интегрированный буфер и схему выборки и хранения, что позволяет сократить габариты, уменьшить потребляемую мощность и упростить его применение. Он предназначен для оцифровки широкополосных аналоговых сигналов на частотах до 2 ГГц и оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.

Ядра АЦП построены на базе многокаскадной дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный аналоговый входной каскад, который может работать с широким набором выбираемых пользователем диапазонов рабочего напряжения. Интегрированный источник опорного напряжения упрощает проектирование системы.

Входы аналоговых сигналов и тактовой синхронизации являются дифференциальными. Выход каждого АЦП подключен к цифровому преобразователю с понижением частоты (DDC), состоящему из 4 последовательно соединенных каскадов обработки сигнала: 12-разрядного преобразователя частоты (NCO) и 4 полуполосных децимирующих фильтров.

В дополнение к блокам DDC AD9680 имеет ряд функций, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет контролировать уровень мощности входного сигнала, используя выходные биты быстрого детектирования АЦП. Индикатор быстрого детектирования переключается в состояние высокого логического уровня, если уровень входного сигнала превышает программируемый порог. Поскольку данный индикатор имеет короткое время реакции, пользователь может быстро уменьшить коэффициент усиления системы для предотвращения перегрузки АЦП по входу.

Высокоскоростные последовательные интерфейсы вывода стандарта JESD204B Subclass 1 могут быть сконфигурированы пользователем для работы с 1, 2 или 4 линиями данных, в зависимости от конфигурации DDC и быстродействия приемного логического устройства. При помощи входных выводов SYSREF± и SYNCINB± поддерживается возможность синхронизации нескольких микросхем.

Компонент имеет широкие возможности управления энергопотреблением, позволяющие добиваться существенного снижения потребляемой мощности. Все функциональные возможности продукта программируются при помощи трехпроводного интерфейса SPI, работающего с напряжением питания от 1.8 В до 3.3 В.

AD9680 выпускается в бессвинцовом 64-выводном корпусе LFCSP и работает в промышленном температурном диапазоне от −40°C до +85°C. Данный продукт защищен патентом США.

Ключевые особенности продукта

1. Низкая потребляемая мощность на канал АЦП.
2. Широкая полоса при максимальном уровне сигнала позволяет осуществлять дискретизацию сигналов ПЧ в диапазоне до 2 ГГц.
3. Буферизированные входы с программируемым согласованием упрощают проектирование и реализацию фильтра.
4. Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для построения многодиапазонных приемников.
5. Конфигурируемый интерфейс последовательного порта (SPI) для управления различными параметрами и функциями продукта в соответствии с требованиями конкретной системы.
6. Программируемая функция быстрого детектирования перегрузки.
7. 64-выводный корпус LFCSP, 9 мм x 9 мм

Области применения

• Многодиапазонные, многорежимные цифровые приемники с разнесенным приемом
• Системы связи
  • 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE
•  Программно определяемые радиосистемы общего назначения
• Сверхширокополосные спутниковые приемники
• Измерительная техника
• Радиолокация
• Радиоэлектронная разведка (SIGINT)
• Приемники восходящего потока в кабельных сетях DOCSIS 3.0
• Цифровые приемники обратного канала в гибридных волоконно-оптических/коаксиальных сетях

AD9371 – высокоинтегрированный широкополосный ВЧ трансивер, который состоит из двух приемников и двух передатчиков, интегрированных синтезаторов и блоков цифровой обработки сигналов. ИС предлагает гибкую комбинацию высокой производительности и низкого энергопотребления, которые требуются в оборудовании микро и макро базовых станций 3G/4G в обоих приложениях дуплексной связи с частотным и временным разделением каналов (FDD и TDD). AD9371 работает в диапазоне от 300 МГц до 6000 МГц, перекрывая большинство лицензируемых и нелицензируемых частот сотовой связи. Приемники ИС поддерживают полосы частот до 100 МГц. В состав ИС также входят приемник наблюдения и передатчики с полосой до 250 МГц для реализации алгоритмов цифровой коррекции.

Приемопередатчик состоит из широкополосного тракта прямого преобразования с передовыми коэффициентом шума и линейностью. Каждая подсистема приемника и передатчика включает корректировку постоянного смещения, корректировку квадратурной ошибки, цифровые программируемые фильтры, что смягчает требования к цифровому процессору немодулированных сигналов. Несколько дополнительных функций, таких как дополнительный АЦП, дополнительный ЦАП, входы/выходы общего назначения, интегрированы для предоставления дополнительной возможностей мониторинга и управления.

Канал приемника наблюдения с двумя входами добавлен для отслеживания выхода каждого передатчика и реализации функций снижения взаимных помех и калибровки. Этот же канал может подключаться к трем входам приемника прослушивания, который может отслеживать активность в различных диапазонах радиочастот.

Быстродействующий интерфейс JESD204B поддерживает скорость в линии до 6144 МГц. Четыре линии выделены для передатчиков, другие четыре линии выделены для каналов приемников и приемника наблюдения.

Полностью интегрированные малопотребляющие синтезаторы с фазовой автоподстройкой частоты (ФАПЧ) и дробным коэффициентом деления обеспечивают высокую эффективность схем передатчика, приемника, приемника наблюдения и тактирования. Тщательный дизайн и методы трассировки платы обеспечивают требуемый уровень изоляции необходимый в приложениях высококачественных базовых станций. Все компоненты генераторов, управляемых напряжением (ГУН), и петлевых фильтров интегрированы для минимизации количества внешних компонентов.

Источник питания 1,3 В требуется для ядра AD9371, что контролируется стандартным последовательным 4-проводным портом. Другие напряжения питания обеспечивают необходимые уровни для цифрового интерфейса и оптимизации характеристик передатчика и дополнительных преобразователей. AD9371 имеет корпус CSP_BGA с размерами 12 мм × 12 мм и 196-ю шариковыми выводами.

Области применения

• Макро и микро базовые станции 3G/4G (BTS)
• Пикосоты 3G/4G с несколькими несущими
• Системы активных антенн дуплексной связи с частотным и временным разделением каналов (FDD и TDD)
• СВЧ системы транзитной передачи в условиях отсутствия прямой видимости (NLOS)

Посмотрите вебинар "Моделирование работы радиочастотных трансиверов от Analog Devices с помощью MATLAB и simRF".

AD9361 – это высококачественный, обладающий высокой степенью интеграции, конфигурируемый приемопередатчик (RF Agile Transceiver™), разработанный для использования в базовых станциях сетей 3G и 4G. Возможности программирования и способность работы в широком диапазоне частот делают его идеальным решением для создания различных приемопередающих радиоустройств. Компонент содержит аналоговый радиочастотный тракт, настраиваемый каскад аналого-цифровой обработки сигнала в полосе модулирующих частот и интегрированные синтезаторы частоты, упрощая проектирование систем благодаря конфигурируемому интерфейсу с процессором. Гетеродин приёмника AD9361 работает в диапазоне частот от 70 МГц до 6.0 ГГц, а гетеродин передатчика – от 47 МГц до 6,0 ГГц, перекрывая большинство лицензируемых и нелицензируемых диапазонов. Ширина полосы каналов составляет от менее 200 кГц до 56 МГц.

Два независимых приемника прямого преобразования имеют превосходные коэффициент шума и линейность. Каждая подсистема приема включает в себя блоки независимой автоматической регулировки усиления (AGC), коррекции смещения постоянной составляющей, коррекции квадратурных ошибок и цифровой фильтрации, тем самым устраняя необходимость реализации этих функций во внешнем коммуникационном процессоре. В AD9361 также имеются гибко конфигурируемые режимы ручного усиления, которыми можно управлять извне. Имеющиеся в каждом канале два аналого-цифровых преобразователя (ADC) с высоким динамическим диапазоном оцифровывают принятые синфазные (I) и квадратурные (Q) составляющие сигнала. Оцифрованные сигналы проходят через конфигурируемые прореживающие фильтры и КИХ-фильтры 128-порядка, после чего преобразуется в 12-разрядные выходные сигналы на соответствующей частоте дискретизации.

Передатчики построены на архитектуре прямого преобразования, которая обеспечивает высокую точность модуляции при сверхнизком шуме. Такая реализация передатчика позволяет получить лучшую в своем классе величину вектора ошибок <−40 дБ, что обеспечивает значительный запас на уровне системы при выборе внешнего усилителя мощности. Встроенный модуль контроля мощности передатчика может использоваться в качестве детектора мощности и позволяет выполнять очень точные измерения мощности передачи.

Полностью интегрированные синтезаторы с фазовой автоподстройкой частоты (ФАПЧ) с дробным коэффициентом деления и низким энергопотреблением генерируют частоты для всех каналов приема и передачи. В AD9361 обеспечивается уровень изоляции каналов, требуемый для систем дуплексной передачи с частотным разделением (FDD). Также в устройство интегрированы все компоненты ГУН и петлевых фильтров. Ядро AD9361 может питаться непосредственно от стабилизатора 1,3 В. Управление микросхемой осуществляется с помощью стандартного 4-проводного последовательного порта и четырех управляющих линий ввода/вывода. Для минимизации энергопотребления в процессе работы предусмотрены различные режимы пониженного потребления энергии. AD9361 выпускается в корпусе CSP_BGA со 144 шариковыми контактами, имеющем размеры 10 мм × 10 мм.

Области применения

• Системы связи "точка-точка"
• Базовые станции фемто-/пико-/микросот
• Радиосистемы общего назначения

The ADF5356 allows implementation of fractional-N or integer N phase-locked loop (PLL) frequency synthesizers when used with an external loop filter and an external reference frequency. The wideband microwave VCO design permits frequency operation from 6.8 GHz to 13.6 GHz at one radio frequency (RF) output. A series of frequency dividers at another frequency output permits operation from 53.125 MHz to 6800 MHz.

The ADF5356 has an integrated VCO with a fundamental output frequency ranging from 3400 MHz to 6800 MHz. In addition, the VCO frequency is connected to divide by 1, 2, 4, 8, 16, 32, or 64 circuits that allow the user to generate RF output frequencies as low as 53.125 MHz. For applications that require isolation, the RF output stage can be muted. The mute function is both pin- and software-controllable.

Control of all on-chip registers is through a simple 3-wire interface. The ADF5356 operates with analog and digital power supplies ranging from 3.15 V to 3.45 V, with charge pump and VCO supplies from 4.75 V to 5.25 V. The ADF5356 also contains hardware and software power-down modes.

Applications

• Wireless infrastructure (LTE, W-CDMA, TD-SCDMA, WiMAX, GSM, PCS, DCS)
• Point to point and point to multipoint microwave links
• Satellites and very small aperture terminals (VSATs)
• Test equipment and instrumentation
• Clock generation

The HMC8192LG is a passive, wideband, inphase/quadrature (I/Q), monolithic microwave integrated circuit (MMIC) mixer that can be used either as an image rejection mixer for receiver operations or as a single-sideband upconverter for transmitter operations. With a radio frequency (RF) and local oscillator (LO) range of 20 GHz to 42 GHz, and an intermediate frequency (IF) bandwidth of dc to 5 GHz, the HMC8192LG is ideal for applications requiring a wide frequency range, excellent RF performance, and a simple design with fewer components and a small printed circuit board (PCB) footprint. A single HMC8192LG can replace multiple narrow-band mixers in a design.

The inherent I/Q architecture of the HMC8192LG offers excellent image rejection, eliminating the need for expensive filtering for unwanted sidebands. The mixer also provides excellent LO to RF and LO to IF isolation and reduces the effect of LO leakage to ensure signal integrity.

As a passive mixer, the HMC8192LG does not require any dc power sources. The HMC8192LG offers a lower noise figure compared to an active mixer, ensuring superior dynamic range for high performance and precision applications.

The HMC8192LG is fabricated on a gallium arsenide (GaAs), metal semiconductor field effect transistor (MESFET) process and uses Analog Devices, Inc., mixer cells and a 90° hybrid. The HMC8192LG is available in a compact, 4.00 mm × 4.00 mm, 25-terminal land grid array cavity (LGA_CAV) package and operates over a −40°C to +85°C temperature range. The evaluation board for the HMC8192LG, EV1HMC8192LG, is also available on the Analog Devices website.

Applications

• Test and measurement instrumentation
• Military, radar, aerospace, and defense applications
• Microwave point to point base stations

HMC8191 - это монолитная интегральная схема пассивного, широкополосного смесителя диапазона СВЧ, который может использоваться в качестве смесителя с подавлением зеркального канала в приемниках или преобразователя с повышением частоты в передатчиках. Благодаря широкой полосе трактов радиочастоты (РЧ) и гетеродина (от 6 ГГц до 26.5 ГГц), а также тракта промежуточной частоты (ПЧ) (от нуля до 5 ГГц) HMC8191 идеально подходит для задач, где требуются работа в широком диапазоне частот, превосходные характеристики РЧ сигнала и простая реализация схемы с меньшим числом компонентов и малой занимаемой на печатной плате площадью. Одна микросхема HMC8191 способна заменить в проекте несколько узкополосных смесителей.

Квадратурная архитектура HMC8191 обеспечивает превосходное ослабление зеркального канала и, таким образом, избавляет от необходимости в дорогостоящей схеме фильтрации мешающих побочных каналов. Смеситель также облает отличными показателями развязки между портом гетеродина и портами РЧ/ПЧ, уменьшая эффект сквозного прохождения гетеродина и улучшая целостность сигналов.

HMC8191 является пассивным смесителем, и, следовательно, не требует внешнего питания. Компонент обладает меньшим коэффициентом шума по сравнению с активными смесителями, обеспечивая лучший динамический диапазон в задачах, где необходимы повышенные показатели качества сигнала и точности.

HMC8191 производится по арсенид-галлиевой (GaAs) технологии изготовления полевых транзисторов с барьером Шотки (MESFET) и построен на базе смесительных элементов, разработанных компанией Analog Devices, и гибридного фазовращателя на 90 градусов. Компонент выпускается в компактном 24-контактном корпусе LCC (leadless chip carrier) с габаритами 4 мм × 4 мм и работает в температурном диапазоне от −40°C до +85°C. На веб-сайте Analog Devices также доступна для заказа оценочная плата HMC8191.

Области применения

• Контрольно-измерительная аппаратура
• Военная, авиационно-космическая и оборонная техника
• Радиорелейные линии диапазона СВЧ