Анализаторы ВЧ сигналов и векторные анализаторы цепей
- Контрольно-измерительные приборы
- Оборудование для автоматизированного тестирования
- Формовка и тестирование батарей питания
- Химический анализ и аналитические измерительные приборы
-
- Измерения для 5G
- Системы сбора данных
- Прецизионные измерения
- Источники постоянного тока и источники питания
- Параметрические измерения
- Измерение и анализ импеданса
- Осциллографы и цифровые преобразователи сигналов
- Прецизионные анализаторы сигналов
- Анализаторы ВЧ сигналов и векторные анализаторы цепей
- Генераторы сигналов (от звуковых до высоких частот)
- Высокочастотные измерения и измерения мощности
- Оборудование для тестирования систем связи
- Коммутационные матрицы
- Схемы питания для измерительных приборов
- Электронные весы
- Высокотемпературные приборы
- Контрольно-измерительные приборы
- Оборудование для автоматизированного тестирования
- Формовка и тестирование батарей питания
- Химический анализ и аналитические измерительные приборы
-
- Измерения для 5G
- Системы сбора данных
- Прецизионные измерения
- Источники постоянного тока и источники питания
- Параметрические измерения
- Измерение и анализ импеданса
- Осциллографы и цифровые преобразователи сигналов
- Прецизионные анализаторы сигналов
- Анализаторы ВЧ сигналов и векторные анализаторы цепей
- Генераторы сигналов (от звуковых до высоких частот)
- Высокочастотные измерения и измерения мощности
- Оборудование для тестирования систем связи
- Коммутационные матрицы
- Схемы питания для измерительных приборов
- Электронные весы
- Высокотемпературные приборы
Компания Analog Devices предлагает большое количество решений для анализа высокочастотных сигналов, включая фазовую автоподстройку частоты (ФАПЧ) для генерации частоты гетеродина и проверочных сигналов, малошумящие усилители и блоки усиления, смесители, фильтры, компоненты тракта видеосигнала и новейшие быстродействующие АЦП, позволяющие создать полноценное решение. Для модульных, портативных и недорогих решений ADI предлагает широкополосные высокочастотные детекторы, а также полностью интегрированные приемопередатчики.
Рекомендуемые продукты (10)
AD9208

Два ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Входы аналоговых сигналов и сигнала синхронизации являются дифференциальными. Выходы данных АЦП подключены к четырем цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя до пяти каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе NCO и до четырех полуполосных децимирующих фильтров. NCO предоставляет возможность выбора до трех предустановленных диапазонов припомщи контактов ввода/вывода общего назначения (GPIO). Управление рабочими режимами DDC осуществляется через программируемые по SPI профили.
В дополнение к блокам DDC AD9208 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования результата преобразования в регистре 0x0245 АЦП. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП. Помимо битов быстрого детектирования AD9208 также обеспечивает функцию мониторинга уровня сигнала. Блок мониторинга предоставляет дополнительную информацию о сигнале, оцифровываемом АЦП.
В зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства пользователи могут сконфигурировать высокоскоростной последовательный интерфейс вывода JESD204B подкласса 1 для работы с одной, двумя, четырьмя или восемью линиями данных. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов.
AD9208 имеет широкие возможности управления энергопотреблением, которые позволяют при необходимости добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс последовательного порта SPI.
AD9208 выпускается в бессвинцовом корпусе BGA со 196 шариковыми контактами и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +85°C. Продукт защищен патентом США.
Обратите внимание на то, что для обозначения многофункциональных выводов, например, FD_A/GPIO_A0, в техническом описании может использоваться как полное наименование, так и наименование отдельно взятой обсуждаемой функции, например, FD_A.
Ключевые особенности продукта
- Широкая полоса входного каскада (9 ГГц по уровню -3 дБ) позволяет выполнять непосредственную оцифровку радиочастотных сигналов примерно до 5 ГГц.
- Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
- Быстрое переключение NCO при помощи выводов GPIO.
- Управление различными параметрами и функциями компонента через SPI для удовлетворения требований конкретной системы.
- Программируемый детектор выхода за границы рабочего диапазона и функция мониторинга сигнала.
- Интегрированный диодный датчик температуры для управления тепловым режимом системы.
- Корпус BGA со 196 контактами, 12 мм × 12 мм
Области применения
- Многодиапазонные, мультирежимные цифровые приемники с разнесенным приемом
- 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE, LTE-A
- Электронная контрольно-измерительная аппаратура
- Радары с фазированными антенными решетками и средства радиоэлектронной борьбы
- Приемники восходящего канала кабельных сетей DOCSIS 3.0
- Цифровые приемники обратного канала гибридных коаксиальных-оптоволоконных сетей
Быстродействующие преобразователи
AD9689

AD9689 – это двухканальный 14-разрядный аналого-цифровой преобразователь (АЦП) с быстродействием 2.6 GSPS. Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Данный продукт разработан для использования в системах связи с поддержкой непосредственной оцифровки широкополосных аналоговых сигналов на радиочастоте в полосе 5 ГГц. Ширина полосы входного каскада АЦП по уровню −3 дБ составляет 9 ГГц. AD9689 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.
Два ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Входы аналоговых сигналов и сигналов синхронизации являются дифференциальными. Выходы данных АЦП подключены к четырем цифровым преобразователям с понижением частоты (DDC) через перекрестный мультиплексор. Каждый DDC включает в себя несколько каскадов обработки сигнала: 48-разрядный преобразователь частоты на базе цифрового генератора (NCO) и децимирующие фильтры. NCO обеспечивает возможность выбора до трех предустановленных диапазонов при помощи линий универсального ввода/вывода (GPIO). Переключение режимов работы интегрированных в AD9689 осуществляется с помощью профилей, программируемых через SPI.
В дополнение к блокам DDC AD9689 имеет ряд функциональных особенностей, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет следить за уровнем мощности входного сигнала с помощью битов быстрого детектирования в регистре 0x0245 АЦП. При превышении программируемого порога уровнем входного сигнала сигнал индикатора быстрого детектирования переключается в состояние высокого логического уровня. Благодаря малой задержке индикатора порогового детектора пользователь может оперативно уменьшить коэффициент усиления системы во избежание перегрузки по напряжению на входе АЦП. В дополнение к выходам быстрого детектирования AD9689 также обеспечивает возможность мониторинга сигналов. Блок мониторинга предоставляет дополнительную информацию о сигнале, оцифровываемом АЦП. В зависимости от конфигурации DDC и приемлемой скорости приемного логического устройства пользователь может сконфигурировать высокоскоростной последовательный интерфейс вывода JESD204B подкласса 1 для передачи с использованием одной, двух, четырех или восьми линий. Входные выводы SYSREF± и SYNCINB± обеспечивают возможность синхронизации нескольких компонентов.
AD9689 имеет широкие возможности управления энергопотреблением, которые позволяют, при необходимости, добиться существенного сокращения потребляемой мощности. Программирование всех функций осуществляется через трехпроводной интерфейс последовательного порта SPI.
AD9689 выпускается в бессвинцовом корпусе BGA со 196 шариковыми контактами и гарантированно обеспечивает заявленные в спецификации характеристики в диапазоне температур от −40°C до +85°C. Продукт защищен патентом США.
Обратите внимание, что для обозначения многофункциональных выводов, например, FD_A/GPIO_A0, в техническом описании может использоваться как полное наименование вывода, так и наименование отдельно взятой обсуждаемой функции, например, FD_A.
Ключевые особенности продукта
- Широкая полоса входного каскада (9ГГц по уровню −3 дБ) позволяет выполнять непосредственную оцифровку радиочастотных (РЧ) сигналов на частотах приблизительно до 5 ГГц.
- Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для реализации многодиапазонных приемников.
- Быстрое переключение NCO при помощи выводов GPIO.
- Управление различными функциями и параметрами продукта через SPI для удовлетворения требований конкретной системы.
- Программируемый детектор выхода за границы рабочего диапазона с коротким временем реакции.
- Интегрированный диодный датчик температуры для управления тепловым режимом системы.
- Корпус BGA со 196 шариковыми контактами, 12 мм × 12 мм.
Области применения
- Многодиапазонные, мультирежимные цифровые приемники с разнесенным приемом
- 3G/4G, TD-SCDMA, W-CDMA и GSM, LTE, LTE-A
- Электронные контрольно-измерительные системы
- Радиолокаторы с фазированными антенными решетками и средства радиоэлектронной борьбы
- Приемные тракты обратного канала кабельных сетей DOCSIS 3.0
- Цифровые приемники обратного тракта гибридных коаксиально-оптоволоконных сетей (HFC)
AD9691

The AD9691 is a dual, 14-bit, 1.25 GSPS analog-to-digital converter (ADC). The device has an on-chip buffer and sample-and-hold circuit designed for low power, small size, and ease of use. The device is designed for sampling wide bandwidth analog signals of up to 1.5 GHz.
The dual ADC cores feature a multistage, differential pipelined architecture with integrated output error correction logic. Each ADC features wide bandwidth inputs supporting a variety of user-selectable input ranges. An integrated voltage reference eases design considerations.
Each ADC data output is internally connected to two digital downconverters (DDCs). Each DDC consists of four cascaded signal processing stages: a 12-bit frequency translator (NCO) and four half-band decimation filters.
In addition to the DDC blocks, the AD9691 has several functions that simplify the automatic gain control (AGC) function in the communications receiver. The programmable threshold detector allows monitoring of the incoming signal power using the fast detect output bits of the ADC. If the input signal level exceeds the programmable threshold, the fast detect indicator goes high. Because this threshold indicator has low latency, the user can quickly turn down the system gain to avoid an overrange condition at the ADC input.
Users can configure the Subclass 1 JESD204B-based high speed serialized output in a variety of one-, two-, four- or eight-lane configurations, depending on the DDC configuration and the acceptable lane rate of the receiving logic device. Multiple device synchronization is supported through the SYSREF± input pins.
The AD9691 is available in a Pb-free, 88-lead LFCSP and is specified over the −40°C to +85°C industrial temperature range.
- Low power consumption analog core, 14-bit, 1.25 GSPS dual analog-to-digital converter (ADC) with 1.9 W per channel.
- Wide full power bandwidth supports IF sampling of signals up to 1.5 GHz.
- Buffered inputs with programmable input termination eases filter design and implementation.
- Flexible serial port interface (SPI) controls various product features and functions to meet specific system requirements.
- Programmable fast overrange detection.
- 12 mm × 12 mm 88-lead LFCSP.
- Communications (wideband receivers and digital predistortion)
- Instrumentation (spectrum analyzers, network analyzers, integrated RF test solutions)
- DOCSIS 3.x CMTS upstream receive paths
- High speed data acquisition systems
AD9684

AD9684 – это двухканальный 14-разрядный АЦП с быстродействием 500 миллионов выборок в секунду (MSPS). Компонент содержит интегрированные буфер и схему выборки-хранения, обеспечивая низкое энергопотребление, малые габариты и простоту применения. Он предназначен для оцифровки широкополосных аналоговых сигналов и оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкой потребляемой мощности при малых габаритах корпуса
Ядра АЦП построены на базе многокаскадной, дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный буферизированный входной каскад с выбираемым пользователем диапазоном входных напряжений. Наличие интегрированного источника опорного напряжения упрощает проектирование системы. Выходные данные АЦП могут, при необходимости, быть пропущены через опциональный блок децимации с коэффициентом 2.
Входы аналогового сигнала и сигнала тактовой синхронизации являются дифференциальными. Выход каждого из АЦП подключен к двум цифровым преобразователям с понижением частоты (DDC). Каждый DDC состоит из четырех последовательных каскадов обработки сигнала: 12-разрядного преобразователя частоты (NCO) и трех полуполосных децимирующих фильтров, обеспечивающих коэффициент децимации, равный двум, четырем или восьми.
Области применения
- Системы связи
- Многодиапазонные, многорежимные приемники с разнесенными антеннами
3G/4G, TD-SCDMA, WCDMA, MC-GSM, LTE - Универсальные программно-определяемые радиосистемы
- Сверхширокополосные спутниковые приемники
- Измерительная техника (спектроанализаторы, анализаторы цепей, интегрированные решения для испытания ВЧ устройств)
- Радиолокация
- Цифровые осциллографы
- Высокоскоростные системы сбора данных
- Приемники обратного канала кабельных сетей DOCSIS
- Цифровые приемники обратного канала гибридных коаксиальных/оптоволоконных сетей
AD9680

Ядра АЦП построены на базе многокаскадной дифференциальной конвейерной архитектуры с интегрированной логикой исправления ошибок в выходном коде. Каждый АЦП имеет широкополосный аналоговый входной каскад, который может работать с широким набором выбираемых пользователем диапазонов рабочего напряжения. Интегрированный источник опорного напряжения упрощает проектирование системы.
Входы аналоговых сигналов и тактовой синхронизации являются дифференциальными. Выход каждого АЦП подключен к цифровому преобразователю с понижением частоты (DDC), состоящему из 4 последовательно соединенных каскадов обработки сигнала: 12-разрядного преобразователя частоты (NCO) и 4 полуполосных децимирующих фильтров.
В дополнение к блокам DDC AD9680 имеет ряд функций, упрощающих реализацию автоматической регулировки усиления (АРУ) в приемниках систем связи. Программируемый пороговый детектор позволяет контролировать уровень мощности входного сигнала, используя выходные биты быстрого детектирования АЦП. Индикатор быстрого детектирования переключается в состояние высокого логического уровня, если уровень входного сигнала превышает программируемый порог. Поскольку данный индикатор имеет короткое время реакции, пользователь может быстро уменьшить коэффициент усиления системы для предотвращения перегрузки АЦП по входу.
Высокоскоростные последовательные интерфейсы вывода стандарта JESD204B Subclass 1 могут быть сконфигурированы пользователем для работы с 1, 2 или 4 линиями данных, в зависимости от конфигурации DDC и быстродействия приемного логического устройства. При помощи входных выводов SYSREF± и SYNCINB± поддерживается возможность синхронизации нескольких микросхем.
Компонент имеет широкие возможности управления энергопотреблением, позволяющие добиваться существенного снижения потребляемой мощности. Все функциональные возможности продукта программируются при помощи трехпроводного интерфейса SPI, работающего с напряжением питания от 1.8 В до 3.3 В.
AD9680 выпускается в бессвинцовом 64-выводном корпусе LFCSP и работает в промышленном температурном диапазоне от −40°C до +85°C. Данный продукт защищен патентом США.
Ключевые особенности продукта
- Низкая потребляемая мощность на канал АЦП.
- Широкая полоса при максимальном уровне сигнала позволяет осуществлять дискретизацию сигналов ПЧ в диапазоне до 2 ГГц.
- Буферизированные входы с программируемым согласованием упрощают проектирование и реализацию фильтра.
- Четыре интегрированных широкополосных децимирующих фильтра и генератор с цифровым управлением (NCO) для построения многодиапазонных приемников.
- Конфигурируемый интерфейс последовательного порта (SPI) для управления различными параметрами и функциями продукта в соответствии с требованиями конкретной системы.
- Программируемая функция быстрого детектирования перегрузки.
- 64-выводный корпус LFCSP, 9 мм x 9 мм
Области применения
- Многодиапазонные, многорежимные цифровые приемники с разнесенным приемом
- Системы связи
- 3G/4G, TD-SCDMA, W-CDMA, GSM, LTE
- Программно определяемые радиосистемы общего назначения
- Сверхширокополосные спутниковые приемники
- Измерительная техника
- Радиолокация
- Радиоэлектронная разведка (SIGINT)
- Приемники восходящего потока в кабельных сетях DOCSIS 3.0
- Цифровые приемники обратного канала в гибридных волоконно-оптических/коаксиальных сетях
AD9371

AD9371 – высокоинтегрированный широкополосный ВЧ трансивер, который состоит из двух приемников и двух передатчиков, интегрированных синтезаторов и блоков цифровой обработки сигналов. ИС предлагает гибкую комбинацию высокой производительности и низкого энергопотребления, которые требуются в оборудовании микро и макро базовых станций 3G/4G в обоих приложениях дуплексной связи с частотным и временным разделением каналов (FDD и TDD). AD9371 работает в диапазоне от 300 МГц до 6000 МГц, перекрывая большинство лицензируемых и нелицензируемых частот сотовой связи. Приемники ИС поддерживают полосы частот до 100 МГц. В состав ИС также входят приемник наблюдения и передатчики с полосой до 250 МГц для реализации алгоритмов цифровой коррекции.
Приемопередатчик состоит из широкополосного тракта прямого преобразования с передовыми коэффициентом шума и линейностью. Каждая подсистема приемника и передатчика включает корректировку постоянного смещения, корректировку квадратурной ошибки, цифровые программируемые фильтры, что смягчает требования к цифровому процессору немодулированных сигналов. Несколько дополнительных функций, таких как дополнительный АЦП, дополнительный ЦАП, входы/выходы общего назначения, интегрированы для предоставления дополнительной возможностей мониторинга и управления.
Канал приемника наблюдения с двумя входами добавлен для отслеживания выхода каждого передатчика и реализации функций снижения взаимных помех и калибровки. Этот же канал может подключаться к трем входам приемника прослушивания, который может отслеживать активность в различных диапазонах радиочастот.
Быстродействующий интерфейс JESD204B поддерживает скорость в линии до 6144 МГц. Четыре линии выделены для передатчиков, другие четыре линии выделены для каналов приемников и приемника наблюдения.
Полностью интегрированные малопотребляющие синтезаторы с фазовой автоподстройкой частоты (ФАПЧ) и дробным коэффициентом деления обеспечивают высокую эффективность схем передатчика, приемника, приемника наблюдения и тактирования. Тщательный дизайн и методы трассировки платы обеспечивают требуемый уровень изоляции необходимый в приложениях высококачественных базовых станций. Все компоненты генераторов, управляемых напряжением (ГУН), и петлевых фильтров интегрированы для минимизации количества внешних компонентов.
Источник питания 1,3 В требуется для ядра AD9371, что контролируется стандартным последовательным 4-проводным портом. Другие напряжения питания обеспечивают необходимые уровни для цифрового интерфейса и оптимизации характеристик передатчика и дополнительных преобразователей. AD9371 имеет корпус CSP_BGA с размерами 12 мм × 12 мм и 196-ю шариковыми выводами.
Области применения
- Макро и микро базовые станции 3G/4G (BTS)
- Пикосоты 3G/4G с несколькими несущими
- Системы активных антенн дуплексной связи с частотным и временным разделением каналов (FDD и TDD)
- СВЧ системы транзитной передачи в условиях отсутствия прямой видимости (NLOS)
RadioVerse
AD9361

Посмотрите вебинар "Моделирование работы радиочастотных трансиверов от Analog Devices с помощью MATLAB и simRF".
AD9361 – это высококачественный, обладающий высокой степенью интеграции, конфигурируемый приемопередатчик (RF Agile Transceiver™), разработанный для использования в базовых станциях сетей 3G и 4G. Возможности программирования и способность работы в широком диапазоне частот делают его идеальным решением для создания различных приемопередающих радиоустройств. Компонент содержит аналоговый радиочастотный тракт, настраиваемый каскад аналого-цифровой обработки сигнала в полосе модулирующих частот и интегрированные синтезаторы частоты, упрощая проектирование систем благодаря конфигурируемому интерфейсу с процессором. Гетеродин приёмника AD9361 работает в диапазоне частот от 70 МГц до 6.0 ГГц, а гетеродин передатчика – от 47 МГц до 6,0 ГГц, перекрывая большинство лицензируемых и нелицензируемых диапазонов. Ширина полосы каналов составляет от менее 200 кГц до 56 МГц.
Два независимых приемника прямого преобразования имеют превосходные коэффициент шума и линейность. Каждая подсистема приема включает в себя блоки независимой автоматической регулировки усиления (AGC), коррекции смещения постоянной составляющей, коррекции квадратурных ошибок и цифровой фильтрации, тем самым устраняя необходимость реализации этих функций во внешнем коммуникационном процессоре. В AD9361 также имеются гибко конфигурируемые режимы ручного усиления, которыми можно управлять извне. Имеющиеся в каждом канале два аналого-цифровых преобразователя (ADC) с высоким динамическим диапазоном оцифровывают принятые синфазные (I) и квадратурные (Q) составляющие сигнала. Оцифрованные сигналы проходят через конфигурируемые прореживающие фильтры и КИХ-фильтры 128-порядка, после чего преобразуется в 12-разрядные выходные сигналы на соответствующей частоте дискретизации.
Передатчики построены на архитектуре прямого преобразования, которая обеспечивает высокую точность модуляции при сверхнизком шуме. Такая реализация передатчика позволяет получить лучшую в своем классе величину вектора ошибок <−40 дБ, что обеспечивает значительный запас на уровне системы при выборе внешнего усилителя мощности. Встроенный модуль контроля мощности передатчика может использоваться в качестве детектора мощности и позволяет выполнять очень точные измерения мощности передачи.
Полностью интегрированные синтезаторы с фазовой автоподстройкой частоты (ФАПЧ) с дробным коэффициентом деления и низким энергопотреблением генерируют частоты для всех каналов приема и передачи. В AD9361 обеспечивается уровень изоляции каналов, требуемый для систем дуплексной передачи с частотным разделением (FDD). Также в устройство интегрированы все компоненты ГУН и петлевых фильтров. Ядро AD9361 может питаться непосредственно от стабилизатора 1,3 В. Управление микросхемой осуществляется с помощью стандартного 4-проводного последовательного порта и четырех управляющих линий ввода/вывода. Для минимизации энергопотребления в процессе работы предусмотрены различные режимы пониженного потребления энергии. AD9361 выпускается в корпусе CSP_BGA со 144 шариковыми контактами, имеющем размеры 10 мм × 10 мм.
Области применения
- Системы связи "точка-точка"
- Базовые станции фемто-/пико-/микросот
- Радиосистемы общего назначения
RadioVerse
ADF5356

The ADF5356 allows implementation of fractional-N or integer N phase-locked loop (PLL) frequency synthesizers when used with an external loop filter and an external reference frequency. The wideband microwave VCO design permits frequency operation from 6.8 GHz to 13.6 GHz at one radio frequency (RF) output. A series of frequency dividers at another frequency output permits operation from 53.125 MHz to 6800 MHz.
The ADF5356 has an integrated VCO with a fundamental output frequency ranging from 3400 MHz to 6800 MHz. In addition, the VCO frequency is connected to divide by 1, 2, 4, 8, 16, 32, or 64 circuits that allow the user to generate RF output frequencies as low as 53.125 MHz. For applications that require isolation, the RF output stage can be muted. The mute function is both pin- and software-controllable.
Control of all on-chip registers is through a simple 3-wire interface. The ADF5356 operates with analog and digital power supplies ranging from 3.15 V to 3.45 V, with charge pump and VCO supplies from 4.75 V to 5.25 V. The ADF5356 also contains hardware and software power-down modes.
Applications
- Wireless infrastructure (LTE, W-CDMA, TD-SCDMA, WiMAX, GSM, PCS, DCS)
- Point to point and point to multipoint microwave links
- Satellites and very small aperture terminals (VSATs)
- Test equipment and instrumentation
- Clock generation
Связь
HMC8192

The HMC8192LG is a passive, wideband, inphase/quadrature (I/Q), monolithic microwave integrated circuit (MMIC) mixer that can be used either as an image rejection mixer for receiver operations or as a single-sideband upconverter for transmitter operations. With a radio frequency (RF) and local oscillator (LO) range of 20 GHz to 42 GHz, and an intermediate frequency (IF) bandwidth of dc to 5 GHz, the HMC8192LG is ideal for applications requiring a wide frequency range, excellent RF performance, and a simple design with fewer components and a small printed circuit board (PCB) footprint. A single HMC8192LG can replace multiple narrow-band mixers in a design.
The inherent I/Q architecture of the HMC8192LG offers excellent image rejection, eliminating the need for expensive filtering for unwanted sidebands. The mixer also provides excellent LO to RF and LO to IF isolation and reduces the effect of LO leakage to ensure signal integrity.
As a passive mixer, the HMC8192LG does not require any dc power sources. The HMC8192LG offers a lower noise figure compared to an active mixer, ensuring superior dynamic range for high performance and precision applications.
The HMC8192LG is fabricated on a gallium arsenide (GaAs), metal semiconductor field effect transistor (MESFET) process and uses Analog Devices, Inc., mixer cells and a 90° hybrid. The HMC8192LG is available in a compact, 4.00 mm × 4.00 mm, 25-terminal land grid array cavity (LGA_CAV) package and operates over a −40°C to +85°C temperature range. The evaluation board for the HMC8192LG, EV1HMC8192LG, is also available on the Analog Devices website.
Applications
- Test and measurement instrumentation
- Military, radar, aerospace, and defense applications
- Microwave point to point base stations
Связь
HMC8191

HMC8191 - это монолитная интегральная схема пассивного, широкополосного смесителя диапазона СВЧ, который может использоваться в качестве смесителя с подавлением зеркального канала в приемниках или преобразователя с повышением частоты в передатчиках. Благодаря широкой полосе трактов радиочастоты (РЧ) и гетеродина (от 6 ГГц до 26.5 ГГц), а также тракта промежуточной частоты (ПЧ) (от нуля до 5 ГГц) HMC8191 идеально подходит для задач, где требуются работа в широком диапазоне частот, превосходные характеристики РЧ сигнала и простая реализация схемы с меньшим числом компонентов и малой занимаемой на печатной плате площадью. Одна микросхема HMC8191 способна заменить в проекте несколько узкополосных смесителей.
Квадратурная архитектура HMC8191 обеспечивает превосходное ослабление зеркального канала и, таким образом, избавляет от необходимости в дорогостоящей схеме фильтрации мешающих побочных каналов. Смеситель также облает отличными показателями развязки между портом гетеродина и портами РЧ/ПЧ, уменьшая эффект сквозного прохождения гетеродина и улучшая целостность сигналов.
HMC8191 является пассивным смесителем, и, следовательно, не требует внешнего питания. Компонент обладает меньшим коэффициентом шума по сравнению с активными смесителями, обеспечивая лучший динамический диапазон в задачах, где необходимы повышенные показатели качества сигнала и точности.
HMC8191 производится по арсенид-галлиевой (GaAs) технологии изготовления полевых транзисторов с барьером Шотки (MESFET) и построен на базе смесительных элементов, разработанных компанией Analog Devices, и гибридного фазовращателя на 90 градусов. Компонент выпускается в компактном 24-контактном корпусе LCC (leadless chip carrier) с габаритами 4 мм × 4 мм и работает в температурном диапазоне от −40°C до +85°C. На веб-сайте Analog Devices также доступна для заказа оценочная плата HMC8191.
Области применения
- Контрольно-измерительная аппаратура
- Военная, авиационно-космическая и оборонная техника
- Радиорелейные линии диапазона СВЧ
Сигнальные цепочки
(2)
Интерактивные сигнальные цепочки

Примеры типовых проектов
CN0374

The circuit shown in Figure 1 precisely converts a 400 MHz to 6 GHz RF input signal to its corresponding digital magnitude and digital phase. The signal chain achieves 0° to 360° of phase measurement with 1° of accuracy at 900 MHz. The circuit uses a high performance quadrature demodulator, a dual differential amplifier, and a dual differential 16-bit, 1 MSPS successive approximation analog-to-digital converter (SAR ADC).

Применяемые компоненты
AD7903
Двухканальный 16-разрядный АЦП PulSAR с дифференциальным входом в корпусе QSOP, быстродействие 1 MSPS, потребляемая мощность 12.0 мВт
ADA4940-2
Драйвер АЦП с крайне низким энергопотреблением и малыми искажениями
ADL5380
Квадратурный демодулятор диапазона 400 - 6000 МГц
ADR435
Ultralow Noise XFET® Voltage References with Current Sink and Source Capability
Связь
CN0140

This circuit is a high performance, dual channel IF sampling receiver, also called a “main” and "diversity" receiver in base station terminology. The downconverting receiver uses a single IF frequency of 153.6 MHz and includes a dual downconverting mixer, digitally controlled dual VGA, dual ADC, and clock synthesizer. The circuit takes an incoming RF waveform and outputs a dual 14-bit resolution digital data stream. It is optimized for high frequency IF sampling and provides exceptional spurious-free dynamic range (SFDR) performance of 79.61 dBc with a sampling rate of 122.88 MSPS at the high gain setting.

Применяемые компоненты
AD8376
Двухканальный усилитель ПЧ с переменным коэффициентом усиления и крайне низкими искажениями
ADL5356
Двухканальный балансный смеситель диапазона 1200 МГц - 2500 МГц с буфером гетеродина, усилителем ПЧ и ВЧ балуном
AD9258
14-Bit, 125 MSPS, 1.8 V Dual Analog-to-Digital Converter (ADC)
AD9517-4
12-канальный генератор тактовых сигналов с интегрированным ГУН диапазона 1.6 ГГц
CN0174

This circuit is a complete implementation of a low noise microwave fractional-N PLL using the ADF4156 as the core fractional-N PLL device. The ADF5001 external prescaler is used to extend the frequency range of the PLL up to 18 GHz. An ultralow noise OP184 op amp with appropriate biasing and filtering is used to drive a microwave VCO to implement a complete low noise PLL at 12 GHz with a measured integrated phase noise of 0.35 ps rms. This function is typically used to generate the local oscillator frequency (LO) for applications such as microwave point-to-point systems, test and measurement equipment, automotive radar, and military applications.

Применяемые компоненты
CN0232

The circuit shown in Figure 1 uses the ADF4350 synthesizer with an integrated VCO and an external PLL to minimize spurious outputs by isolating the PLL synthesizer circuitry from the VCO circuit.
Devices with integrated PLLs and VCOs may have feed through from the digital PLL circuitry to the VCO, leading to higher spurious levels due to the close proximity of the PLL circuitry to the VCO.
The circuit shown in Figure 1 uses the ADF4350, a fully integrated fractional-N PLL and VCO that can generate frequencies from 137.5 MHz to 4400 MHz, together with the ADF4153 PLL.
In addition to improvements in spurious performance, another possible advantage of using an external PLL is the possibility of increased frequency resolution. For example, if the ADF4157 PLL is selected in place of the ADF4153, the frequency resolution of the PLL can be as fine as 0.7 Hz.

Применяемые компоненты
CN0245

The circuit, shown in Figure 1, highlights the ease of interfacing the ADF4350 wideband synthesizer with integrated VCO with the ADL5380 and ADL5387 wideband I/Q demodulators. In this circuit, the ADF4350 provides the high frequency, low phase noise local oscillator (LO) signal to the wideband I/Q demodulator.
This circuit configuration offers quite a few benefits that make it an attractive solution in applications requiring quadrature mixing down to baseband or to an intermediate frequency.
The ADF4350 offers RF differential outputs and, likewise, the ADL5380/ADL5387 accept differential inputs. This interface offers both ease of use and performance advantages. The differential signal configuration provides common-mode noise reduction and even order cancellation of the LO harmonics, which maintains the quadrature accuracy of the I/Q demodulators. Additionally, the output power level of the ADF4350 matches the input power requirements of the quadrature demodulators very well. As a result, an LO buffer is not necessary.
The ADF4350 outputs cover a wide frequency range from 137.5 MHz to 4400 MHz. The ADL5387 frequency range spans from 50 MHz to 2 GHz, and the ADL5380 covers the higher frequency range from 400 MHz to 6 GHz. Between the ADL5380 and ADL5387 the RF input range can span from 50 MHz to 6 GHz. Therefore, the two chip circuit configuration as shown in Figure 1 offers coverage of a wide frequency range from 50 MHz to 4400 GHz.

Применяемые компоненты
CN0248

This circuit is a flexible, frequency agile IF-to-baseband receiver. Variable gain at both IF and baseband is used to adjust the signal level. The ADRF6510 baseband ADC driver also includes a programmable low-pass filter that eliminates out-of-channel blockers and noise.
The bandwidth of this filter can be dynamically adjusted as the bandwidth of the input signal changes. This ensures that the available dynamic range of the ADC that this circuit drives is fully used.
The core of the circuit is an IQ demodulator. The 2×LO based phase-splitting architecture of the ADL5387 allows for operation over a wide frequency range. Precise quadrature balance and low output dc offsets ensure that there is minimal degradation of the error vector magnitude (EVM).
The interfaces between all of the components in this circuit are fully differential. Where dc coupling is required between stages, the bias levels of the adjacent stages are compatible with each other.

Применяемые компоненты
CN0302

The PLL circuit shown in Figure 1 uses a 13 GHz Fractional-N synthesizer, wideband active loop filter and VCO, and has a phase settling time of less than 5 μs to within 5° for a 200 MHz frequency jump.
The performance is achieved using an active loop filter with 2.4 MHz bandwidth. This wide bandwidth loop filter is achievable because of the ADF4159 phase-frequency detector (PFD) maximum frequency of 110 MHz; and the AD8065 op amp high gain-bandwidth product of 145 MHz.
The AD8065 op amp used in the active filter can operate on a 24 V supply voltage that allows control of most wideband VCOs having tuning voltages from 0 V to 18 V.

Применяемые компоненты
CN0320

This circuit is a flexible, frequency agile, direct conversion IF-to-baseband receiver. A fixed conversion gain of 5 dB reduces the cascaded noise figure. Variable baseband gain is used to adjust the signal level. The baseband ADC driver also includes a programmable low-pass filter that eliminates out-of-channel blockers and noise.
The bandwidth of this filter can be dynamically adjusted as the bandwidth of the input signal changes. This ensures that the available dynamic range of the ADC that this circuit drives is fully used.
The core of the circuit is an integrated IQ demodulator with fractional-N PLL and VCO. With just one (variable) reference frequency, the PLL/VCO can provide and a local oscillator (LO) between 750 MHz and 1150 MHz. Precise quadrature balance and low output dc offsets ensure that there is minimal degradation of the error vector magnitude (EVM).
The interfaces between all of the components in this circuit are fully differential. Where dc coupling is required between stages, the bias levels of the adjacent stages are compatible with each other.

Применяемые компоненты
CN0369

The circuit block diagram shown in Figure 1 is a low phase noise translation loop synthesizer (also known as an offset loop). This circuit translates the lower 100 MHz reference frequency of the
ADF4002 phase locked loop (PLL) up to a higher frequency range of 5.0 GHz to 5.4 GHz, as determined by the frequency of the local oscillator (LO).

The translation loop synthesizer has very low phase noise (<50 fs) in contrast to a synthesizer using only a PLL. The low phase noise is because of the very low N value used by the ADF4002 integer-N PLL, which controls the voltage controlled oscillator (VCO). In this example, the ADF4002 phase frequency detector (PFD) runs at 100 MHz, and N = 1, yielding phase noise performance that is not limited by the N value of the PLL.
Применяемые компоненты
ADL5801
Активный смеситель диапазона 10 МГц – 6 ГГц с высоким IP3
HMC512
VCO with Fo/2 & Divide-by-4 SMT, 9.6 - 10.8 GHz
ADF4355-2
Широкополосный синтезатор диапазона СВЧ с интегрированным ГУН
AD8065
Высокопроизводительный ОУ FastFET™ с шириной полосы 145 МГц
ADP151
Линейный КМОП стабилизатор с крайне низким шумом, выходной ток 200 мА
ADM7150
LDO-стабилизатор с крайне низким шумом и высоким ослаблением пульсаций питания, выходной ток мA
ADF4002
Фазовый детектор/Синтезатор частот с ФАПЧ
CN0387

The circuit shown in Figure 1 accurately measures return loss in a wireless transmitter from 1 GHz to 28 GHz without any need for system calibration.
The design is implemented on a single circuit board using a nonreflective RF switch; a microwave RF detector; and a 12-bit, precision analog-to-digital converter (ADC). To evaluate the circuit over the widest possible frequency range, a dual-port directional coupler with SMA connectors was used instead of a narrow-band, surface-mount directional coupler.
The circuit measures return loss of up to 20 dB over an input power range of 25 dB (return losses in excess of 20 dB can be measured over a smaller input power range).
A unique feature of the circuit is that it calculates return loss using a simple ratio of the digitized voltages from the RF detector, thereby eliminating the need for system calibration.

Применяемые компоненты
ADL6010
Детектор мощности с коротким временем отклика, динамический диапазон 45 дБ, диапазон частот 500 МГц - 40 ГГц
AD7091R
Малопотребляющий 12-разрядный АЦП с интегрированным источником опорного напряжения в 10-выводных корпусах LFCSP и MSOP, быстродействие 1 MSPS
HMC547
HMC547LC3 / HMC547LP3
GaAs MMIC, High Isolation SPDT Nonreflective Switch SMT, DC to 28.0 GHz
Оценочные платы
AD9689 - 2600EBZ

Плата AD9689-2600EBZ предназначена для оценивания характеристик двухканального 14-разрядного аналого-цифрового преобразователя (АЦП) AD9689-2600 с быстродействием 2.6GSPS. Компонент содержит интегрированные буфер и схему выборки-хранения, благодаря чему он обеспечивает низкое энергопотребление, малые габариты и простоту применения. Этот компонент разработан для применения в задачах, где требуется непосредственная оцифровка широкополосных аналоговых сигналов на радиочастоте в полосе до 5 ГГц. Ширина полосы входного каскада АЦП по уровню 3 дБ превышает 9 ГГц. AD9689 оптимизирован для поддержания широкой полосы входного каскада, высокой частоты дискретизации, превосходной линейности и низкого энергопотребления при малых габаритах корпуса.
Оценочная плата содержит все вспомогательные цепи, необходимые для работы АЦП в различных режимах и конфигурациях. Она непосредственно подключается к плате сбора данных ADS7-V2EBZ, дающей возможность загружать собранные данные для анализа. Управление компонентом и последующий анализ данных может производиться при помощи программного пакета ACE.
Применяемые компоненты
AD9689
Двухканальный 14-разрядный аналого-цифровой преобразователь с интерфейсом JESD204B, быстродействие 2.6 GSPS
EVAL-AD9695

Оценочная плата содержит все вспомогательные цепи, необходимые для работы АЦП в различных режимах и конфигурациях. Она непосредственно подключается к плате сбора данных ADS7-V2EBZ, дающей возможность загружать собранные данные для анализа. Управление компонентом и последующий анализ данных может производиться при помощи программного пакета ACE.
Применяемые компоненты
AD9695
Двухканальный 14-разрядный аналого-цифровой преобразователь с интерфейсом JESD204B, быстродействие 1300 MSPS/625 MSPS
EVAL-AD9208

Эта оценочная плата содержит все вспомогательные схемы, необходимые для работы АЦП в различных режимах и конфигурациях. Она имеет непосредственный интерфейс с платой сбора данных ADS7-V2EBZ, позволяющей пользователям загружать собранные данные для последующего анализа. Управление компонентом и анализ данных может производиться при помощи программного пакета ACE.
Применяемые компоненты
ADP1763
Линейный стабилизатор на КМОП транзисторах с низким шумом, низким VIN и выходным током 3 A
LTM4622
Dual Ultrathin 2.5A or Single 5A Step-Down DC/DC μModule Regulator
LTM8063
40VIN, 2A Silent Switcher µModule Regulator
LTM8074
Стабилизатор µModule на базе архитектуры Silent Switcher, входное напряжение 40 В, выходной ток 1.2 A
HMC7044
Высококачественная схема подавления дрожания фазы с 14 выходными каналами и интерфейсом JESD204B, 3.2 ГГц
AD9208
Двухканальный 14-разрядный аналого-цифровой преобразователь с интерфейсом JESD204B, быстродействие 3GSPS
AD-FMCOMMS2-EBZ

AD-FMCOMMS2-EBZ предоставляет возможность радиоинженерам подключать AD9361 к ВЧ испытательному стенду (векторному анализатору сигналов, генератору сигналов и т. д.) и измерять характеристики ИС. Внешние компоненты на AD-FMCOMMS2-EBZ (которые можно легко заменить) имеют узкий частотный диапазон от 2400 до 2500 МГц. Ожидается, что большинство инженеров будут менять эти внешние компоненты (доступны совместимые по выводам замены от других производителей) на необходимые для конкретных приложений и частот. Тем, кому требуется более широкая полоса перестройки, следует рассматривать AD-FMCOMMS3-EBZ.
Применяемые компоненты
AD9361
Конфигурируемый радиочастотный приемопередатчик
ADP2164
Понижающий стабилизатор постоянного напряжения с высоким КПД, 6.5В/4 A
AD7291
8-канальный, 12-разрядный АЦП последовательного приближения с температурным датчиком и интерфейсом I2C
ADP1755
Линейный LDO-стабилизатор с низким входным и регулируемым выходным напряжениями, выходной ток 1.2 А
RadioVerse
AD-FMCOMMS3-EBZ

AD-FMCOMMS3-EBZ предоставляет разработчикам ПО и специалистам по системной архитектуре единую платформу для работы в более широком диапазоне частот, чем предоставляет AD-FMCOMMS2-EBZ. В связи с использованием очень широкополосного ВЧ тракта на этой плате следует ожидать сниженных ВЧ характеристик. Характеристики платы будут соответствовать тем, что указаны в техническом описании на 2,4 ГГц, но не во всем рабочем диапазоне платы. Типичные характеристики во всем диапазоне работы платформы (от 70 МГц до 6 ГГц) опубликованы в документации к плате. Эта плата в первую очередь предназначена для исследования системы путем подачи различных форм сигналов, сгенерированных командой разработчиков ПО еще до завершения работ по созданию собственного оборудования. Задача разработчиков - увидеть формы сигналов, не заботясь пока о таких характеристиках, как амплитуда вектора ошибки в 1% (EMV). Если требуется платформа с высокими характеристиками, пожалуйста, рассмотрите AD-FMCOMMS2-EBZ.
Применяемые компоненты
AD9361
Конфигурируемый радиочастотный приемопередатчик
AD9363
Конфигурируемый радиотрансивер
ADP1755
Линейный LDO-стабилизатор с низким входным и регулируемым выходным напряжениями, выходной ток 1.2 А
ADP2164
Понижающий стабилизатор постоянного напряжения с высоким КПД, 6.5В/4 A
AD7291
8-канальный, 12-разрядный АЦП последовательного приближения с температурным датчиком и интерфейсом I2C
RadioVerse
AD-FMCOMMS4-EBZ

В широкополосной конфигурации AD-FMCOMMS4-EBZ будет работать во всем диапазоне настройки AD9364 от 70 МГц до 6 ГГц, однако, ВЧ характеристики данной конфигурации снижены из-за согласования с широкополосным входным трактом. Характеристики платы будут соответствовать тем, что указаны в техническом описании AD9364 на 2,4 ГГц, но не во всем рабочем диапазоне платы. Типичные характеристики во всем диапазоне работы платформы опубликованы в документации к плате. Эта конфигурация в первую очередь предназначена для исследования системы путем подачи различных форм сигналов, сгенерированных командой разработчиков ПО еще до завершения работ по созданию собственного оборудования. Задача разработчиков - увидеть формы сигналов, не заботясь пока о таких характеристиках, как амплитуда вектора ошибки в 1% (EMV).
AD-FMCOMMS4-EBZ также может быть настроена пользователем для получения оптимальных характеристик в диапазоне частот от 2400 МГц до 2500 МГц. За пределами указанного диапазона у данной конфигурации платы может наблюдаться снижение ВЧ характеристик. В первую очередь эта плата предназначается для радиоинженеров, у которых есть возможность подключить AD9364 к испытательному стенду (векторному анализатору сигналов, генератору сигналов и т. д.) для достижения оптимальных характеристик. AD-FMCOMMS4-EBZ – это быстродействующий аналоговый модуль FMC конфигурируемого ВЧ трансивера 1×1, программно-перестраиваемого в диапазоне от 70 МГц до 6 ГГц.
Применяемые компоненты
AD9364
Конфигурируемый радиотрансивер 1 x 1
ADP1755
Линейный LDO-стабилизатор с низким входным и регулируемым выходным напряжениями, выходной ток 1.2 А
ADP2164
Понижающий стабилизатор постоянного напряжения с высоким КПД, 6.5В/4 A
AD7291
8-канальный, 12-разрядный АЦП последовательного приближения с температурным датчиком и интерфейсом I2C
RadioVerse
AD-FMCOMMS5-EBZ

AD-FMCOMMS5-EBZ поддерживает возможность подключения как широкополосных, так и узкополосных входов и выходов, что позволяет радиоинженерам подключить AD9361 к испытательному стенду (векторному анализатору сигналов, генератору сигналов и т. д.) и измерить характеристики в узкой полосе, а предоставляемое ПО дает инженерам-программистам и специалистам по системной архитекторе возможность быстрого макетирования во всем диапазоне работы 6 ГГц. Дополнительно AD-FMCOMMS5-EBZ позволяет подать сигнал внешнего гетеродина, расположенного на плате, на оба AD9361, что может улучшить ВЧ характеристики.
Области применения
- Разработка общего назначения, подходящая для любого приложения программно-определяемого радио
- Системы MIMO
- Формирование диаграммы направленности и радиопеленгация
- Системы связи «точка-точка»
- Базовые станции фемто-/пико-/микросот
Применяемые компоненты
AD9361
Конфигурируемый радиочастотный приемопередатчик
RadioVerse
AD-FMCOMMS6-EBZ
Оценочная плата AD-FMCOMMS6-EBZ – это приёмник диапазона от 400 МГц до 4,4 ГГц, построенный на базе сдвоенного 16-разрядного аналого-цифрового преобразователя (АЦП) AD9652, сдвоенного дифференциального усилителя сигналов ВЧ/ПЧ с большим динамическим диапазоном ADL5566 и квадратурного демодулятора ADL5380.
В этом приёмнике используется архитектура прямого преобразования с квадратурной демодуляцией (также известная как синхронное детектирование или с нулевой ПЧ). Радиоприёмники с прямым преобразованием осуществляют ровно одно частотное преобразование, в то время как супергетеродинные приёмники делают несколько преобразований частоты. Применение одного частотного преобразования является предпочтительным, т.к.:
- Снижение сложности приемника и уменьшение количества необходимых каскадов позволяет улучшить характеристики и снизить энергопотребление
- Отсутствуют проблемы с подавлением помех по зеркальному каналу и нежелательными продуктами смешения
Данная топология будет обеспечивать подавление помех от зеркального канала и реализацию режима дифференциальных сигналов в ранних каскадах. Каскад усиления поддерживает на входе АЦП максимальный сигнал. Гетеродин и схема тактирования АЦП, расположенные на плате, генерируют одинаковый опорный сигнал, предотвращая его "размазывание". Форм фактор платы совместим со стандартом VITA57, а питание для неё поступает от платы сбора данных через разъем FMC. Данная оценочная плата демонстрирует схему высококачественного приемника, предназначенного для военных и коммерческих радаров, используя имеющиеся в продаже компоненты. Схема имеет ширину полосы 220 МГц с неравномерностью в полосе пропускания ±1,0 дБ. Отношение сигнал/шум (SNR) и динамический диапазон, свободный от гармоник (SFDR), измеренные на ПЧ 145 МГц, равны 64 дБ и 75 дБн, соотвественно.
Применяемые компоненты
AD9652
16-bit, 310 MSPS, 3.3/1.8 V Dual Analog-to-Digital Converter (ADC)
ADL5380
Квадратурный демодулятор диапазона 400 - 6000 МГц
ADL5566
4.5 GHz Ultrahigh Dynamic Range, Dual Differential Amplifier
ADP2370
Высоковольтный понижающий импульсный стабилизатор с малым потребляемым током, частота коммутации 1.2 МГц/600 кГц, выходной ток 800 мА
AD9517-4
12-канальный генератор тактовых сигналов с интегрированным ГУН диапазона 1.6 ГГц
ADF4351
Широкополосный синтезатор с интегрированным ГУН
ADM7150
LDO-стабилизатор с крайне низким шумом и высоким ослаблением пульсаций питания, выходной ток мA
Актуальные ресурсы по теме
-
Analog Dialogue
SFDR Considerations in Multi-Octave Wideband Digital Receivers
-
Инструменты проектирования
Virtual Eval - BETA
-
Руководства пользователя
Evaluating the AD9694 Quad Channel 500 MSPS ADC
Все ресурсы
Технические статьи
- Power-Up Phase Determinism Using Multichip Synchronization Features in Integrated Wideband DACs and ADCs
- Designing High Speed Analog Signal Chains From DC-to-Wideband
- Replacing YIG-Tuned Oscillators with Silicon by Using an Ultrawideband PLL/VCO with Precision Phase Control
- Understanding Spurious-Free Dynamic Range in Wideband GSPS ADCs
Analog Dialogue
- New RF DAC Broadens Software-Defined Radio Horizon
- How to Design and Debug a Phase-Locked Loop (PLL) Circuit
- "Rules of the Road" for High-Speed Differential ADC Drivers
- Ask The Application Engineer—36: Wideband A/D Converter Front-End Design Considerations II: Amplifier-or Transformer Drive for the ADC?
- A Practical Guide to High-Speed Printed-Circuit-Board Layout
Статьи по применению
Инструменты проектирования
Далее..Обучающие материалы
- MT-075: Differential Drivers for High Speed ADCs Overview PDF
- MT-230: Noise Considerations in High Speed Converter Signal Chains PDF
- MT-086: Основы синтезаторов с фазовой автоподстройкой частоты (ФАПЧ) PDF
- MT-094: Проектирование полосковых и микрополосковых линий PDF
- MT-003: Узнайте о SINAD, ENOB, SNR, THD, THD + N и SFDR, чтобы не потеряться в шумовом пороге PDF