電流リファレンス方式のスイッチング・レギュレータにより、LDOのヘッドルーム電圧を制御する【Part 1】ノイズ源、影響、戦略

著者志茂享輔, Ino Ardiente および Aldrick Limjoco

2026年02月11日

要約

本稿では、スイッチング・レギュレータの様々なノイズ源に注目します。特に、それらがアナログ信号を扱うためのシグナル・チェーンに配置された様々なコンポーネントに及ぼす影響について詳しく検討します。その上で、様々なノイズを低減するための手法について解説します。代表的な手法としては、スイッチング・レギュレータの次段に低ドロップアウト（LDO：Low Dropout）レギュレータを配置する方法が挙げられます。この方法では、効果的なポスト・フィルタとしての役割を兼ねるものとしてLDOレギュレータを使用します。また、本稿では、このテーマに関連するアナログ・デバイセズの多様なソリューションも紹介します。それらを活用すれば、様々な出力電圧や負荷条件に対してLDOレギュレータの効率を最適化し、電源のノイズを除去するための高い性能を得ることができます。最後に、電流リファレンス方式のアーキテクチャを採用したスイッチング・レギュレータにより、LDOレギュレータのヘッドルーム電圧（入力電圧と出力電圧の差）を制御する新たな手法を提案します。

はじめに

ノイズの影響を受けにくいシステムを構築するにはどうすればよいのでしょうか。そのためには、恐らくアナログ信号向けに非常に性能の高いシグナル・チェーンを構築しなければならないでしょう。また、そうしたシステムでは、高い効率と優れたノイズ性能を備える電源回路を使用しなければなりません。ただ、ノイズに対する感度は、システムの種類や対象とする周波数範囲によって異なります。例えば、超音波画像診断装置などは、周波数の低いノイズや1/fノイズの影響を特に受けやすいものだと言えます。また、高性能のデータ・コンバータ（A/Dコンバータ、D/Aコンバータ）を備えるシステムは、特に相互変調歪みの影響を受けやすくなります。例えば、スイッチング・レギュレータのスイッチング周波数に依存する出力リップル（詳細は後述しますが、以下ではこれを「基本リップル」と呼ぶことにします）が搬送波信号と相互作用し、それらの周波数の和と差の成分が生成されることがあります。そうした不要な側波帯の成分は、データ・コンバータのS/N比（Signal to Noise Ratio）とスプリアスフリー・ダイナミック・レンジ（SFDR：Spurious Free Dynamic Range）を著しく低下させる可能性があります。更に、電磁干渉（EMI：Electromagnetic Interference）に関する厳格な規格に準拠したり、認証を取得したりしなければならないこともあるでしょう。その場合、システムを設計する際、電磁干渉についても十分に考慮しなければなりません。

図1に示したのは、一般的な降圧レギュレータ（スイッチング・レギュレータ）の出力スペクトル（ノイズの周波数スペクトル）です。この結果は、パルス幅変調（PWM）を利用した定常動作時に取得しました。

一般的な降圧レギュレータでは、主にリファレンス・ノイズに起因する低周波／広帯域のノイズが生成されます。このノイズは、図1の1つ目の領域（左側の領域）に現れます。それにより、電圧制御発振器（VCO：Voltage-Controlled Oscillator）を備える広帯域対応のフェーズ・ロック・ループ（PLL）シンセサイザのような感度の高いRFコンポーネントにおいて、位相ノイズの問題が生じることがあります（図2）。

基本リップルとその高調波は、2つ目の領域（図1の中央）を含むノイズ・スペクトル全体にわたりエネルギーの大きいスプリアスをもたらします。基本リップルとは、スイッチング・レギュレータの出力に残存するAC電圧のことです。この成分は、レギュレータのスイッチング動作と密に関連しています。そのため、リップルの基本周波数はスイッチング・レギュレータのスイッチング周波数と一致します。データ・コンバータでは、このアーティファクトによってアナログ入力搬送波が変調されると大きな影響が生じます。具体的には、不要な側波帯が生じることから、S/N比とSFDRの両方が劣化します（図3）。

図3. 高速A/Dコンバータの出力スペクトル。16ビット／125MSPSの製品を例にとっています。

図1の右側にある3つ目の領域には、周波数の高い高調波が生じます。それらは、スイッチ・ノード（図4のSW）における電圧のリンギングに起因して生成されます。このリンギングは、スイッチングに伴う高速な遷移（di/dt）とスイッチング・レギュレータの入力ループに存在する寄生インダクタンスの組み合わせによって発生します。それが同レギュレータの出力に寄生的に結合することで、EMIや信号の完全性に関する問題が更に悪化します。

ノイズの問題への対処法

1つ目の領域で生じる低周波のノイズ、特に1/fノイズの問題を効果的に解決するにはどうすればよいのでしょうか。例えば、Silent Switcher^®（サイレント・スイッチャ） 3（SS3）のアーキテクチャを採用した製品であれば、この領域において優れたノイズ性能が得られます。それ以外にも、基本リップルはいくつかの手法によって軽減できます。

図4. 降圧レギュレータの入力電流ループ（左）とスイッチ・ノードの電圧の波形（右）

代表的な方法は、スイッチング・レギュレータの出力段にパッシブ・フィルタを適用するというものです。図5（左）には、RCフィルタを使用する例を示しています。ご覧のとおり、対策方法としてはシンプルなものですが、ある程度のトレードオフを伴うので注意が必要です。基本リップルを効果的に減衰させるためには、-3dBのカットオフ周波数を十分に低い値に設定しなければなりません。そのためには、値が大きいコンデンサ（C）と値の小さい抵抗（R）が必要です。しかし、この構成のフィルタでは、直列抵抗によってかなりの電力損失が生じます。つまり、アプリケーションにおいては電力効率が低下することになります。ただ、電源電流が比較的少ない状況であればそれを許容できるかもしれません。ロールオフ率は20dB/decに制限されますが、この方法には磁気部品が必要ないという大きなメリットがあります。

図5（右）に示したように、LCフィルタを適用するのも一般的かつ効率的な方法の1つです。通常、カットオフ周波数の値は、スイッチング周波数の1/10以下にはなるように設定します。LCフィルタでは、40dB/decという急峻なロールオフ特性が得られます。つまり、優れた減衰効果を発揮します。但し、LCフィルタの設計には細心の注意を払わなければなりません。特に共振の影響は懸念材料になります。共振が生じると、特定の周波数において、ノイズを減衰させるどころか増幅させてしまう可能性があるからです。上記のうちどちらのフィルタを選択したとしても、電圧の出力精度と過渡応答に影響が及びます。

図5. パッシブ・フィルタの適用方法。それぞれ、RCフィルタ、LCフィルタを使用する方法を表しています。

次に紹介するのは、スイッチング・レギュレータの次段にゲイン帯域幅積（GB積）が高いLDOレギュレータを配置する方法です。この方法では、効果的なポスト・フィルタとしての機能を兼ね備えるものとしてLDOレギュレータを使用します。本稿では、この目的で使用するLDOレギュレータを「PRF」（Post Regulation Filterの略）と呼ぶことにします。PRFを使用する方法であれば、MHz領域の基本リップルを効果的に除去しつつ、優れたノイズ性能を実現できます。但し、適切な電源電圧変動除去比（PSRR：Power Supply Rejection Ratio）や全体的な効率の維持といったトレードオフについて慎重に検討しなければなりません。LDOレギュレータをPRFとして使用する場合、パッシブ・フィルタを使用する場合と比べて出力電圧の精度や過渡応答が改善されます。最適なソリューションを実現するには、LDOレギュレータのヘッドルーム電圧（V_IN - V_OUT）とPSRRのバランスをとることが重要です。通常、高い周波数（100MHz以上）の高調波は、フェライト・ビーズを使用することで効果的に減衰させられます。フェライト・ビーズは、対象となる高周波領域で抵抗性の素子のように振る舞います。そのため、高周波ノイズの抑圧に適しています。但し、フェライト・ビーズは複雑な特性を示すので注意が必要です。例えば、共振による影響や負荷条件の違いによるインピーダンスの変動などが生じます。これらの要因については設計時に慎重に評価する必要があります¹。

Silent Switcherのアーキテクチャは、高周波領域においても優れたノイズ性能を発揮します。同アーキテクチャを適用したスイッチング・レギュレータを採用すれば、スイッチ・ノードにおける高周波のリンギングを大幅に低減できます。それにより、EMI性能を効果的に高められます。つまり、ノイズの影響を受けやすいアプリケーションにとって非常に堅牢性の高いソリューションになります。

LDOを利用してスイッチング・レギュレータの出力ノイズ性能を高める

上述したように、スイッチング・レギュレータの後段にLDOレギュレータを配置する方法は広く使われています。つまり、LDOレギュレータは、特定の周波数範囲におけるノイズを除去するためのPRFとしても利用できるということです。一般的なLDOレギュレータは、数百kHzまでの低周波ノイズに対して大きな効果を発揮します。ただ、LDOレギュレータの中には「LT3045」のようにGB積が高い製品も存在します。このような製品を使用すれば、ノイズ除去の対象をMHzの領域まで拡張して優れたPSRRを得ることができます。LT3045は、最大入力電圧が20V、出力電流が500mAの製品です。また、極めて高いノイズ性能とPSRRを提供するので、ノイズの影響を受けやすいアプリケーションに最適です。パッシブ・フィルタと比べると、LDOレギュレータにはいくつかの点で優位性があります。例えば、出力電圧の精度の向上、安定性の向上、過渡応答の改善といったいくつかのメリットが得られます。

LDOレギュレータをPRFとして使用する場合、PSRRが重要なパラメータになります。PSRRは、入力される電源電圧に含まれるノイズが、周波数領域で見た場合にどれだけ抑制／減衰されるのかを表す指標です。電源電圧のノイズが出力に伝搬すると、電圧の完全性が損なわれます。PSRRを指標として使用すれば、完全性の低下を防ぐ能力を定量化することができます。

PSRRの値は、負荷電流とヘッドルーム電圧の関数として表されます。特に、負荷電流はLDOレギュレータが備える誤差アンプのオープンループ・ゲインに重要な影響を及ぼします。そのため、PSRRの値が大きく左右されます。負荷が軽い状態では、電圧の経路に存在する素子のインピーダンスが高くなります。そして、出力コンデンサによって形成されるポールが低い周波数にシフトします。それにより、LDOレギュレータが電源のリップルを除去する能力が向上します。

一方、負荷が重い状態では、誤差アンプの出力インピーダンスとオープンループ・ゲインが低下します。このゲインの低下は、特にDCからフィードバック・ループのユニティ・ゲイン帯域幅までの周波数範囲におけるPSRRの悪化につながります。

ヘッドルーム電圧が小さくなると、誤差アンプのゲインが低下します。負荷電流が増加するほど、その影響は顕著になります。結果として、PSRRの低下を招きます²。

LDOレギュレータは、スイッチング・レギュレータのPRFとして非常に効果的なものです。ただ、その性能はヘッドルーム電圧と負荷電流の両方に密に関連しています。したがって、それらを慎重に管理しなければなりません。ヘッドルーム電圧が大きくなると電源のリップルを除去する性能が向上します。しかし、その場合、消費電力が多くなります。特に負荷電流が多い場合には、消費電力が顕著に増加して効率が低下します。そのため、効果的なノイズのフィルタリングと十分なヘッドルーム電圧の間の最適なバランスを見いださなければなりません。それにより、高い効率を維持することが可能になります。設計全体において性能と省電力の両方の目標を達成するためには、適切なバランスを実現することが重要です。

図6. ADP5003のブロック図。このICは適応モードまたは独立モードで動作します。適応モードでは、ヘッドルーム電圧が動的に制御されます。

効率とPSRRの最適化に向けたアナログ・デバイセズのアプローチ

アナログ・デバイセズは、スイッチング・レギュレータと、PRFとして使用するLDOレギュレータを組み合わせたソリューションを提供しています。それらのソリューションは、差別化要因の1つとして、ヘッドルーム電圧を制御するための適応型の機能を備えています。その種の機能を利用すれば、効率と電源ノイズの除去性能の最適なバランスを実現できます。

アナログ・デバイセズが提供する適応型の機能の1つは、負荷電流の動的な変化に基づくものです。図6に、低ノイズ／低消費電力のパワー・マネージメントIC「ADP5003」の内部ブロックを示しました。その初段に当たる部分には、出力電流が3Aで効率の高い降圧レギュレータ（スイッチング・レギュレータ）が集積されています。その後段には出力電流が3Aで超低ノイズのLDOレギュレータを配置しています。このLDOレギュレータがPRFとして機能することにより、スイッチング・レギュレータのリップルとノイズが除去されます。また、ADP5003は、ノイズを最小限に抑えつつ効率と熱性能を高めるために、ヘッドルーム電圧を制御するための適応型の機能を備えています。この機能を使用する場合の動作を「適応モード」と呼びます。ADP5003を適応モードで動作させれば、ヘッドルーム電圧を動的に調整できます。具体的には、同ICの内部でLDOレギュレータが負荷電流に基づいて降圧レギュレータの出力電圧を制御します。その結果、ヘッドルーム電圧が調整され、最適な効率とノイズ性能が確保されます。このような特徴を備えていることから、ADP5003は高速データ・コンバータやRFトランシーバー向けのものとして最適です。

また、ADP5003では降圧レギュレータとLDOレギュレータを独立した形で動作させることも可能です。この「独立モード」における各レギュレータの出力電圧は、外付けの抵抗分圧器を使用して個別に設定できます。

図7は、LDOレギュレータの負荷電流の全範囲における適応モードの効果を表したものです。X軸は負荷電流、Y軸はLDOレギュレータのヘッドルーム電圧です。

図8に、適応モードを使用する場合のヘッドルーム電圧のプロファイルを示しました。このプロファイルは、様々な負荷条件において一貫性のあるPSRRを維持しながら、システム全体の効率を高められるように設定されています。

もう1つの適応型のアプローチは、ヘッドルーム電圧を一定に保つために、スイッチング・レギュレータの出力電圧を動的に制御するというものです。アナログ・デバイセズの一部のLDOレギュレータは、電圧入出力制御（VIOC：Voltage Input-to-Output Control）の機能を備えています。このVIOC機能を使用すれば、所望のヘッドルーム電圧を維持するために、スイッチング・レギュレータの出力を自動的に調整することができます。それにより、システムの効率が高まります。VIOC機能を使用しても、最適なPSRRが自動的に選択されるわけではありません。ただ、ユーザは特定のアプリケーションに必要なPSRRを実現するために、ヘッドルーム電圧を適切な値に定義することができます。

VIOC機能を備えるLDOレギュレータの例としては「LT3045-1」が挙げられます。このICは、極めてノイズが小さく、極めてPSRRが高い製品です。その最大入力電圧は20V、出力電流は500mAとなっています。図9に、同ICを降圧レギュレータ「LT8608」のPRFとして使用する例を示しました。この回路は、VIOC機能を使用する典型的な例だと言えます。VIOC電圧（ヘッドルーム電圧）は1Vに設定されており、LDOレギュレータの最大入力電圧は16.5Vに制限されています。また、この図を見れば、抵抗分圧器によってLDOレギュレータのヘッドルーム電圧を容易に設定できることもわかります。これにより、特定のアプリケーションの要件に応じてPSRRと消費電力のバランスを調整することができます。

電流リファレンス方式のスイッチング・レギュレータにより、LDOのヘッドルームを制御する

ここからは、電流リファレンス方式のアーキテクチャについて説明していきます（図10）。電圧リファレンスを使用する従来の方法とは異なり、電流リファレンス方式では、出力電圧を制御するための中核的な要素として高精度の電流源を使用します。このアーキテクチャでは、その電流源とユニティ・ゲインの誤差アンプを組み合わせます。それにより、1本の抵抗を使用するだけで出力電圧を簡単に設定できるようになっています。この手法はリニア・レギュレータにおいて特に有用なものです。ただ、高い性能が求められるアプリケーションの要件を満たせるようにするために、スイッチング・レギュレータでも電流リファレンス方式の採用が進んでいます。なお、図10に示したのは、電流リファレンス方式を採用したスイッチング・レギュレータ（降圧レギュレータ）の例です。

アナログ・デバイセズのLT3045や「LT3080」などは、電流リファレンス方式を採用したリニア・レギュレータ（LDOレギュレータ）の例です。LT3080は、高精度の電流源とボルテージ・フォロワ構成のオペアンプを内蔵しています。それらを利用することにより、1本の抵抗によって出力電圧を0Vまでの値に設定できるようになっています。また、出力電流は1.1Aなので、多くの電流を必要とするアプリケーションにも対応可能です。アナログ・デバイセズのSS3技術も電流リファレンス方式のアーキテクチャを採用しています。SS3技術を適用したスイッチング・レギュレータは、高い効率とコンパクトなサイズを維持しつつ、優れたノイズ性能とEMI性能を提供します。

電流リファレンス方式のアーキテクチャは、以下のようなメリットをもたらします。

レギュレートされた0Vまでの電圧を出力できます。これは、従来の電圧リファレンス方式のアーキテクチャでは実現が困難でした。
従来の電圧リファレンス方式では2本の抵抗を使用する必要がありました。それに対し、電流リファレンス方式では、1本の抵抗を使用するだけで簡単に出力電圧を設定可能です。そのため、部品点数と実装面積を削減できます。
ユニティ・ゲインで動作するので、出力電圧範囲の全体にわたり安定した性能が実現されます。出力電圧の値にかかわらず安定した帯域幅と過渡応答が得られます。

アナログ・デバイセズの先進的なSS3技術を適用した製品では、出力電圧範囲の全体にわたり、一貫して出力ノイズ（0.1Hz～100kHz）を低く抑えることができます。出力電圧のレベルに依存することなく安定した性能が得られます。

通常、VIOC機能を備えるLDOレギュレータは、SS3技術を適用したスイッチング・レギュレータと組み合わせることはできません。SS3に対応するレギュレータには、広く使われているFBピンが存在しないからです。図11は、上述した新たなアーキテクチャの活用方法を示したものです。この構成では、電流リファレンス方式のスイッチング・レギュレータを使用しています。同レギュレータのSETピンとLDOレギュレータの出力の間の抵抗値に基づいて出力電圧が生成されます。

図11. 電流リファレンス方式の降圧レギュレータとLDOレギュレータの接続方法。LDOレギュレータのヘッドルーム電圧を動的に制御できます。

電流リファレンス方式のスイッチング・レギュレータを利用すれば、VIOC機能を備える高度なLDOレギュレータと同様の機能を巧妙かつ効率的に実装できます。図11の構成では、初段のスイッチング・レギュレータの電流リファレンスにSETピンが接続されています。そして、2段目のLDOレギュレータの出力とSETピンの間には抵抗が配置されています。それにより、ヘッドルーム電圧の動的な制御とノイズ性能の向上が実現されます。

まとめ

アナログ信号を扱うシグナル・チェーンには、様々なコンポーネントが配置されます。スイッチング・レギュレータのノイズは、各コンポーネントが最も敏感に反応する周波数に応じて様々な影響を及ぼします。そのため、システムが対象とする特定の周波数範囲に応じて最適なフィルタリング手法は異なります。LDOレギュレータをPRFとして使用する方法が効果的なアプローチであることは間違いありません。但し、PSRRとヘッドルーム電圧のトレードオフについて慎重に検討する必要があります。特に出力電圧が変動する場合や負荷が変動する場合、ヘッドルーム電圧はコンポーネントの効率を左右します。

次回（Part 2）は、電流リファレンス方式のスイッチング・レギュレータの設計によって、LDOレギュレータのヘッドルーム電圧の制御を最適化する方法について説明します。特に、ノイズの影響を受けやすいアプリケーションにおいて考慮すべき重要な事柄について詳しく解説します。また、実用的な実装、回路のシミュレーション方法、性能の評価方法も紹介します。